搜索结果: 16-30 共查到“知识库 电子科学与技术 FPGA”相关记录60条 . 查询时间(0.175 秒)
基于FPGA的改进型最小均方自适应时延估计器
时延估计 自适应滤波 场可编程逻辑门阵列
2011/5/25
提高时延估计器的运算速度和时延分辨力是实现垂直线阵水下被动声目标快速、精确定位的关键。将最小均方自适应时延估计算法中原有的按“滤波-误差更新-权系数更新”严格依次递进的顺序迭代运算，优化为只包含误差更新和权系数更新操作的全并行乘/加运算。改进后的自适应时延估计器结构紧凑，并未改变其误差收敛特性。消声水池缩比试验表明，基于现场可编程逻辑门阵列(field programmable gate arra...
在现场可编程门阵列(field programmable gate array, FPGA)中设计与实现了一种星载合成孔径雷达(synthetic aperture radar, SAR)中频数字接收机，并对数据形成技术进行了研究。考虑到FPGA乘法器资源有限，在详细分析了中频、采样率和抽取因子三者关系的基础上，实现了不同带宽信号的多相下变频优化结构。为减轻数据下传链路的压力，实现了压缩比可变的分...
基于FPGA的战术数据链中继传输复接技术
软件无线电 数据复接 现场可编程门阵列 战术数据链
2010/12/18
有效传输和分发遥控遥测、定位/导航、战场情报等信息对保障己方战术信息共享具有重要意义。为了节省信道资源，降低调制解调设备的复杂度，战术数据链数据中继传输复接系统在信息化战争中得到了广泛应用。针对机载设备体积小、重量轻、功耗低、信息传输效率高等要求，提出了一种基于现场可编程门阵列（field-programmable gate array， FPGA）的实现空中战术数据链中继传输数据复接的新方法。该...
基于FPGA的SAR回波仿真快速实现方法
合成孔径雷达 仿真 现场可编程门阵列 数字信号处理板
2010/11/23
回波仿真是进行合成孔径雷达（synthetic aperture radar，SAR）研究的重要途径，但其计算量巨大，所需的时间较长。为了快速实现SAR回波仿真，提出一种改进的同心圆方法进行快速计算，同时考虑到运算较为规整的特点，采用现场可编程门阵列（field programmable gate array，FPGA）作为主处理芯片。设计了专用于SAR回波信号模拟的数字信号处理板卡，并在板卡上编...
基于FPGA的改进型最小均方自适应时延估计器
被动定位 时延估计 自适应滤波 现场可编程逻辑门阵列
2010/11/8
提高时延估计器的运算速度和时延分辨力是实现垂直线阵水下被动声目标快速、精确定位的关键。将最小均方自适应时延估计算法中原有的按“滤波-误差更新-权系数更新”严格依次递进的顺序迭代运算，优化为只包含误差更新和权系数更新操作的全并行乘/加运算。改进后的自适应时延估计器结构紧凑，并未改变其误差收敛特性。消声水池缩比试验表明，基于现场可编程逻辑门阵列(field programmable gate arra...
New approach FPGA-based implementation of discontinuous SVPWM
Discontinuous SVPWM hardware resource saving FPGA
2010/7/31
The discontinuous space vector pulse-width modulation (DSVPWM) is a well-known technique offering lower switching losses than continuous SVPWM. At the same, average switching frequency, or a switching...
一种高效的宽带数字接收机及其FPGA实现
信道化 宽带数字接收机 多相滤波
2010/5/24
针对电子战中的宽带侦察数字信道化接收机，提出了基于短时傅里叶变换的宽带数字信道化接收机的改进方法，给出了该方法的FPGA实现。该方法采用多相滤波结构，通过先对时域抽取信号进行傅里叶变换，再对变换结果进行加权处理，从而实现宽带信号信道化。理论分析和原理样机系统验证表明，在相同的FPGA资源和时间分辨要求条件下，该方法相对传统短时傅里叶变换的信道化接收机可实现更多的信道数。
基于FPGA的数字式电容检测系统
电容式加速度计 电容检测 FPGA 直接频率合成
2010/4/9
基于微机械工艺制作的加速度计，广泛采用差动结构电容变化来反映被测量的方向和大小。近年来针对该需求研制了检测微小电容变化的电路。采用基于FPGA实现的数字式电容检测系统，具有高精度和稳定度，对寄生电阻、电容不敏感，并直接采用数字接口输出。它检测电容变化范围为 ，电容检测分辨率可达到 。将系统连接到灵敏度为 的加速度计后，可以测量的加速度分辨率为 ，对应的动态范围为 。
FPGA器件设计技术发展综述
现场可编程门阵列(FPGA) VLSI 可编程器件 CMOS
2010/3/4
现场可编程门阵列(Field Programmable Gate Array，FPGA)作为一种可编程逻辑器件，在短短二十多年里从电子设计的外围器件逐渐演变为数字系统的核心，在计算机硬件、通信、航空航天和汽车电子等诸多领域有着广泛的应用。伴随着半导体工艺技术的进步，FPGA器件的设计技术取得了飞跃性突破。该文在回顾FPGA发展历史的同时，对目前主流FPGA器件的前沿技术进行总结，并对新一代FPGA...
基于FPGA的战术数据链中继传输复接技术
软件无线电 数据复接 现场可编程门阵列 战术数据链
2010/2/18
有效传输和分发遥控遥测、定位/导航、战场情报等信息对保障己方战术信息共享具有重要意义。为了节省信道资源，降低调制解调设备的复杂度，战术数据链数据中继传输复接系统在信息化战争中得到了广泛应用。针对机载设备体积小、重量轻、功耗低、信息传输效率高等要求，提出了一种基于现场可编程门阵列（field-programmable gate array， FPGA）的实现空中战术数据链中继传输数据复接的新方法。该...
VLSI-cell placement technique for Architecture of Field Programmable Gate Array (FPGA) design
Field Programmable Gate Array (FPGA) Space Vector Pulse Width Modulation (SVPWM) Configurable Logic Blocks (CLBs)
2010/1/11
The Field Programmable Gate Array (FPGA) is an on field programmable device which can be designed for different applications. Various types of software are available for its synthesis. The cell placem...
FPGA(Field Programmable Gate Array ) 现场可编程门阵列，它是PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA片上时钟发生器快速自校准方案
FPGA 时钟发生器 压控振荡器
2009/9/1
该文提出了一种新颖的基于频率-电压转换技术的锁相环(PLL)快速自校准方案，可用于FPGA片上时钟产生单元内使用多段调谐环形压控振荡器(VCO)的锁相环。文章详细讨论了校准电路及用作时钟发生器的锁相环关键模块的设计，并进行了整体仿真验证。仿真结果说明，系统能够在发生工艺偏差或者参考频率变化时进行快速自校准。该文设计的校准电路及时钟发生器以较低VCO增益获得较宽的频率调谐范围，并具有较快的锁定时间，...
一种基于匹配理论的FPGA三级互连网络测试方法
FPGA 互连网络 匹配理论
2009/9/1
针对FPGA中包含三级可编程开关的互连网络测试，该文提出了一种基于匹配理论的减少配置次数并且与阵列规模无关的测试方法。该方法通过建立结构测试图，按照图的道路长进行分块并应用最小覆盖和最大匹配的原理减少配置次数。对于不同的互连网络结构，与其它方法相比，该方法的配置次数至少减少了10%，并且与阵列规模无关。