搜索结果: 1-15 共查到“计算机科学技术 IP核”相关记录21条 . 查询时间(0.155 秒)
中国科学院深圳先进技术研究院专利：具有安全机制的GPIO IP核
中国科学院深圳先进技术研究院 专利 安全机制 GPIO IP核
2023/11/9
中国科学院深圳先进技术研究院专利：具有安全机制的GPIO IP核
双网实时切换的以太网控制器IP核
实时切换 数据缓存区 状态机
2009/10/20
针对高可靠性网络通信中网卡的双冗余备份技术存在网络切换延时问题，提出一种在网络控制芯片内完成网络切换的方法。通过在网络链路层对接收的数据进行协议解析，判断网络通道和接收数据的正确性进行网络切换。实现在网络通道出现故障或接收数据出错时实时切换到正常网络通道的功能。
I2C总线接口IP核的设计研究
I2C接口 CPLD IP核
2009/9/30
根据I2C接口传输协议,用Altera公司的EDA设计软件Max+plus II和VHDL语言设计了可用于CPLD的IP核,该设计可用于将I2C接口器件与8位MPU的并行总线相连接,以提高8位嵌入系统的工作性能.通过下载实验验证了该IP核的工作性能.
基于RFID的基带通信IP核的设计与仿真
射频识别 基带 FPGA技术
2009/8/20
分析基于射频识别(RFID)技术的系统基带通信过程，建立RFID基带传输模型，利用FPGA技术实现具有基带编解码、数据收发功能的通信IP核，介绍基于模块化思想的基带通信IP核的RTL设计方法，利用QuartusⅡ与Simulink工具进行系统仿真，仿真实验结果表明，该通信模块是有效的，能够为设计RFID通信系统提供高度集成的基带通信IP核。
基于IP核的PCI Express接口
PCI Express总线 现场可编程门阵列 DMA控制器 IP核
2009/8/20
提出一种基于IP核的PCI Express接口设计方案，采用分层的体系结构，具有高性能、高可靠性、软件兼容等特点。在Xilinx公司的xc5vlx30t FPGA器件中，运用PCI Express硬核端点模块，设计并实现了PCI Express总线接口，同时在接口内部设计了DMA控制器。仿真实验结果表明，该接口能够有效提高总线的数据传输速率，充分发挥总线的性能。
基于精确时间协议的IP核设计
精确时间协议 IP核 同步 状态转移控制
2009/8/12
针对传统精确时间协议的软件设计中存在随机抖动、误差大的问题，提出一种IP核设计。该设计采用数字逻辑电路获取精确时间戳，并实现同步算法、晶振补偿算法和状态转移控制算法，利用晶振分频比微调减小晶振频率漂移对同步精度和稳定性的影响。仿真结果表明，该设计具有较高的同步精度，精度值可达10 ns。
SoC测试中IP核透明路径的构建
测试访问机制 透明路径 扇出分支
2009/8/11
大量IP核复用于SoC中，给IP核的测试复用带来困难。该文给出一种基于透明路径的测试访问机制构建方法，对PARWAN处理器构建透明路径。实验结果表明，增加透明路径后的PARWAN处理器只增加少量占用的资源。将构建了透明路径的PARWAN处理器作为测试访问机制应用于SoC中，对其他IP核进行测试，能减少测试向量施加时间。
一种集成“龙芯1号”IP核的SoC的体系结构
片上系统 龙芯1号 IP核 性能分析
2009/6/29
提出了一种集成“龙芯1号”RISC CPU以及其它12种IP核的SoC的体系结构，并对其性能进行了分析。此外，还将该SoC与目前市场上存在的同类SoC的主要特征进行了对比，该SoC的设计目标定位在低成本、低功耗、高稳定性与安全性的32位嵌入式应用。
基于FPGA的16位数据路径的AES IP核
高级加密标准 IP核 加密
2009/5/25
提出一种基于FPGA的16位数据路径的高级加密标准AES IP核设计方案。该方案采用有限状态机实现，支持密钥扩展、加密和解密。密钥扩展采用非并行密钥扩展，减少了硬件资源的占用。该方案在Cyclone II FPGA 芯片EP2C35F484上实现，占用20 070个逻辑单元(少于60%的资源)，系统最高时钟达到100 MHz。与传统的128位数据路径设计相比，更方便与处理器进行接口。
基于AMBA总线接口的以太网IP核
以太网控制器 SoC AMBA
2009/4/29
介绍了一款32位SoC芯片中基于AMBA AHB总线接口的以太网IP核的设计。目前该IP核已通过RTL级测试与FPGA验证。通过性能测试，表明该以太网IP核能满足许多实际应用的需求。由于其具有标准的总线接口，因此完全可以作为一个可重用的IP核。
基于Nios II的LCD驱动IP核的设计
Nios II处理器 IP核 LCD驱动
2009/4/24
针对不同型号液晶屏之间的驱动差异问题，提出一种基于Nios II的LCD驱动的IP核设计方法。研究基于NIOS II的LCD驱动IP核的体系结构及其软件实现过程。经过测试，所设计的LCD驱动IP核能够应用于不同型号的液晶屏，且运行稳定。
基于Q-Coder算术编码器的IP核设计
算术编码 大概率符号 小概率符号
2009/4/22
设计了一种实现算术编码的集成电路IP核，可用于下一代静止图像压缩标准JPEG2000编码系统中。采取易于硬件实现的二进制算术编码算法，分析了该IP核的各个模块和时序，在ModelSim软件中进行了功能仿真，在QuartusⅡ软件中完成了综合以及布局布线，并在自行设计的一块FPGA的PCI开发板上进行了验证和性能分析。实验结果表明，对相同的图像进行编码，该IP核的处理时间仅为软件处理时间的41%。该...
椭圆曲线点乘IP核的设计与实现
椭圆曲线 点乘 IP核
2009/1/5
基于NIST推荐的GF(2^163)上的Koblitz曲线，根据López改进Montgomery点乘算法，提出一种有限状态机控制的ECC点乘实现方案，设计了ECC点乘IP核。用QuartusⅡ5.0在EP2S90F1508C3器件中综合仿真，整个IP核消耗逻辑资源14502个ALUTs，最高主频166MHz,点乘运算速度可达12835次/s。
系统芯片的设计方法为测试技术带来新挑战。知识产权模块（IP核）测试访问机制成为测试复用的关键。构建IP核透明路径会对电路的故障覆盖率产生影响。基于门级透明路径的构建方法，通过分析插入电路的控制门和多路器的激活和传播条件，对路径构建对于IP核单固定型故障覆盖率的影响进行分析，给出可测性条件和故障覆盖率的计算公式，无需故障仿真即可估计构造透明路径后电路的故障覆盖率。通过故障仿真实验，证明该故障覆盖率的...
基于ARM的IEEE802.11bMAC层协议IP核设计
MAC层协议 无线局域网 SDL
2008/12/3
介绍了IEEE 802.11b MAC层协议的IP核设计,提出了基于32位微处理器ARM7TDMI的系统设计方案,阐述了系统硬件平台的设计、结构及主要模块单元的功能:给出了利用形式描述语言SDL进行MAC层协议设计开发的完整设计流程:阐述了软件的层次结构,并针对设计中遇到的代码生成器的选择、设计优化、与实时操作系统(RTOS)的集成和环境函数编写等问题进行了深入讨论。