搜索结果: 31-45 共查到“电子科学与技术 FPGA”相关记录93条 . 查询时间(0.137 秒)
基于FPGA的LTE系统信道估计算法研究与设计
LTE MMSE 信道估计 FPGA
2014/2/10
本论文从实现的角度对LTE系统信道估计算法进行了研究，对LS、MMSE等常用的信道估计算法进行了分析和MATLAB仿真；详细介绍了采用数字化后的MMSE算法实现的信道估计器电路结构，依照3GPP物理层标准，实现了基于FPGA的TD-LTE系统上行的信道估计算法电路。仿真结果表明，所提出的数字化MMSE算法模型系统在系统复杂度和信道估计效果上都较为优化。
基于Parallel_CORDIC的高精度高速度直接数字频率合成器的FPGA实现
直接数字频率合成技术(DDFS) ParallelCORDIC 进位保存加法器(CSA) FPGA
2013/9/18
本文提出了一种直接数字频率合成器（DDFS）的设计，以Parallel_CORDIC（COrdinate Rotation Digital Computer）算法模块替代传统的查找表方式，实现了相位与幅度的一一对应，输出相位完全正交的正余弦波形；同时应用旋转角度预测及4：2的进位保存加法器（CSA）技术，将速度比传统CORDIC算法提高41.7%，精度提高到10-4.最后以Xilinx的FPGA硬...
提出了一种变速率调制系统的设计方法。基于现场可编程门阵列（FPGA），在硬件系统中实现了新方法。所设计的系统能够处理(13.5～300)Mbps连续变化的比特速率。通过将整个可变速率范围分成若干小段，分别经过不同倍数的采样滤波，保证了所有符号速率对应的数据能够被调制到数模转换芯片（DAC）处理范围内。给出了系统整体设计结构，分析了硬件实现时的难点，论述了并行采样滤波与并行载波生成等设计方法。硬件实...
提出了一种变速率调制系统的设计方法。基于现场可编程门阵列（FPGA），在硬件系统中实现了新方法。所设计的系统能够处理(13.5～300)Mbps连续变化的比特速率。通过将整个可变速率范围分成若干小段，分别经过不同倍数的采样滤波，保证了所有符号速率对应的数据能够被调制到数模转换芯片（DAC）处理范围内。给出了系统整体设计结构，分析了硬件实现时的难点，论述了并行采样滤波与并行载波生成等设计方法。硬件实...
基于DSP+FPGA的图形显示控制系统
DSP FPGA 图像显示控制
2013/3/15
提出了一种基于DSP和FPGA的图行显示控制系统,以及系统各部分的设计方法和思想。硬件上充分利用DSP高速计算和FPGA并行处理特点;软件上给出了图形图像、汉字字符等的驱动函数。通过键盘输入和图形图像显示的功能,系统验证表明,系统可以满足图像、正弦波、三角波等较为复杂的动态图形的显示,效果良好。
基于DSP+FPGA多通道单端/差分信号采集系统
DSP FPGA ADS8517 通道切换
2013/3/15
介绍了一种基于DSP+FPGA的平台,主要利用ADS8517AD转换芯片构成的具有32路单端通道或16路差分通道的信号采集存储系统,该系统通道可以选择切换,且采样率也可以改变,具有较强的灵活性。
基于FPGA的串行多阶FIR滤波器设计
FPGA FIR数字滤波器 Matlab 仿真
2013/3/15
FIR滤波器的设计分为滤波器系数计算和滤波器结构的具体两个部分。为说明使用FPGA实现FIR的灵活性,文中列举了一个多阶串行FIR滤波器实例,并给出主要的源代码和相关模块的时序和功能说明,最后使用Matlab和Quartusii联合仿真验证了FPGA硬滤波器工程的正确性。
基于FPGA的视频采集显示系统
FPGA 视频处理 TFT LCD Nios II
2013/2/15
设计实现一种基于FPGA的视频采集显示系统,包括视频图像的采集、处理与显示3个部分。视频图像部分采用CCD摄像头OV7670作为视频数据的采集,利用在FPGA中构建FIFO并配合SDRAM高速读写实现视频图像数据的高速缓存处理,使用FPGA中构建的Nios II嵌入式内核,实现对SDRAM的控制以及视频数据的TFT液晶实时显示。整个系统获得了较好图像采集、显示效果。
基于FPGA的实时整数霍夫变换
整数霍夫变换 直线检测 峰值检测 现场可编程门阵列
2012/3/22
为了解决霍夫变换计算量大、难以实时实现及峰值检测不准确的问题，提出一种适合在FPGA上实现的基于两阶段快速搜索算法的改进整数霍夫变换，并将其在FPGA中实现。首先，设计了一种基于该改进霍夫变换算法的流水线结构，能够在单个时钟周期内完成霍夫空间的参数计算和累加；接着，设定3个参数阈值，以寻找霍夫子空间中的局部极值；最后，确定全局极值，实现直线参数的提取。采用实际图像在FPGA中进行实验验证，结果表明...
斜视合成孔径雷达（synthetic aperture radar, SAR）成像具有广阔的应用前景。首先提出一种基于SPECAN算法的斜视SAR实时成像处理方法，具有运算量小、操作简单的特点。针对SPECAN处理带来的图像扇形畸变，提出采用Sinc插值校正方位采样间隔空变性的方法，实现图像扇形畸变的校正。在此基础上采用FPGA（field programmable gate arrays, ...
应用于语音信号处理的FPGA并行访问设计
动态置换 FPGA 并行访问 语音信号处理
2011/10/11
为了实现实时语音处理，利用FPGA并行访问的特性，采用低地址物理存储空间由FPGA可配置逻辑模中的存储资源实现；高地址的物理存储空间由存储阵列实现，设计了动态置换算法来控制逻辑地址空间到物理空间的映射，将频繁访问且冲突概率高的数据块映射到低地址的物理存储空间上。实验数据表明，采用并行访问控制的动态置换算法能够实现稳定的访存性能。
针对空间环境中FPGA局部功能运行的重要运算模块受到单粒子效应的威胁，提出了Berger/余数联合结果校验法的加固设计方法。通过分析指出,由于Berger结果校验所需的进位链在FPGA中不易获取，加法、减法、乘法运算的正确性利用余数校验法检测，其它运算结构利用Berger结果校验法检测。给出了联合结果校验法的思路和逻辑实现方法，并分析了该方法对FPGA资源和速度性能的影响。单粒子故障仿真注入实验结...
基于FPGA的改进型最小均方自适应时延估计器
时延估计 自适应滤波 场可编程逻辑门阵列
2011/5/25
提高时延估计器的运算速度和时延分辨力是实现垂直线阵水下被动声目标快速、精确定位的关键。将最小均方自适应时延估计算法中原有的按“滤波-误差更新-权系数更新”严格依次递进的顺序迭代运算，优化为只包含误差更新和权系数更新操作的全并行乘/加运算。改进后的自适应时延估计器结构紧凑，并未改变其误差收敛特性。消声水池缩比试验表明，基于现场可编程逻辑门阵列(field programmable gate arra...
在现场可编程门阵列(field programmable gate array, FPGA)中设计与实现了一种星载合成孔径雷达(synthetic aperture radar, SAR)中频数字接收机，并对数据形成技术进行了研究。考虑到FPGA乘法器资源有限，在详细分析了中频、采样率和抽取因子三者关系的基础上，实现了不同带宽信号的多相下变频优化结构。为减轻数据下传链路的压力，实现了压缩比可变的分...