搜索结果: 1-10 共查到“电子科学与技术 模数转换器”相关记录10条 . 查询时间(0.132 秒)
近日，科睿唯安（Clarivate Analytics）公布了基本科学指标（ESI）数据库最新数据，西安电子科技大学杨银堂、朱樟明教授团队在集成电路领域国际期刊《IEEE Trans. on Circuits and Systems I: Regular Papers》发表的论文《A Reconfigurable 10-to-12-b 80-to-20-MS/s Bandwidth Scalabl...
中国科学院微电子研究所在低功耗模数转换器研究领域取得进展（图）
中国科学院 微电子 低功耗模数 转换器
2017/8/24
近日，中国科学院微电子研究所智能感知研发中心研究员樊晓华团队研发出一款13位50MS/s的混合型模数转换器（ADC），品质因数（FOM）达到国际领先水平。该款ADC采用了基于量程辅助、逐次逼近、流水线等技术的混合型架构，在国际上首次提出高增益（32倍）PVT不敏感的时间域放大器，显著降低了ADC的功耗及校准算法复杂度，提出了量程辅助的悬空电容阵列开关算法及预开窗异步控制逻辑，提高了ADC的转换速率...
国防科技大学数字电子技术课件第九章 数模和模数转换器。
石河子大学机械电气工程学院数字电子技术课件第九章 数模与模数转换器。
华北电力大学电子技术基础（数字部分）第五版课件第9章 数模与模数转换器。
描述了一个高速并行(FlashADC)模数转换器的仿真分析与设计.该模数转换器运用反相器阈值电压量化技术(Threshold Inverter Quantization,TIQ)进行设计,使得使用普通CMOS数字工艺也可获得很高的采样速度.在文中,一个使用TSMC0.25μm工艺的8位TIQCMOS并行模数转换器被设计出来并加以仿真分析.该模数转换器采样速度可达600MS/s,工作电压为2.5V时...
高速模数转换器时钟的设计与仿真
高速模数转换器 PECL时钟 Hyperlynx
2009/3/24
介绍一种应用于高速模数转换器中的交流耦合形式的PECL时钟设计方法。在时钟的端接设计中，采用串联终端匹配改善信号完整性，并利用HyperLynx软件进行仿真，取得良好的效果，对于实际电路设计有良好的指导作用。
高速模数转换器时钟的设计与仿真
模数转换器 时钟 设计 仿真
2008/12/26
介绍一种应用于高速模数转换器中的交流耦合形式的PECL时钟设计方法。在时钟的端接设计中，采用串联终端匹配改善信号完整性，并利用HyperLynx软件进行仿真，取得良好的效果，对于实际电路设计有良好的指导作用。
一种可重构流水线结构模数转换器的设计
流水线 共源共栅两级运放 差分动态比较器
2008/11/27
设计了一种应用于多标准收发器的可重构流水线结构模数转换器，通过一个重构配置控制信号动态地配置采样频率的大小及分辨率的位数，以满足不同标准及系统的需要。在设计中还采用了共源共栅两级运放和差分动态比较器来优化电路的速度和功耗。仿真结果表明这种可重构流水线结构模数转换器能够很好地实现采样频率及分辨率位数的可重构。