搜索结果: 1-4 共查到“计算机科学技术 加速器设计”相关记录4条 . 查询时间(0.197 秒)
国家“千人计划”特聘专家、IEEE Fellow、南京大学电子科学与工程学院王中风教授是数字信号处理系统硬件实现方面的国际顶级专家。2016年初全职加入南京大学电子科学与工程学院后，王中风教授领导创建了南京大学集成电路与智能系统（ICAIS）实验室，积极开展新一代人工智能技术特别是深度机器学习加速器设计方面的研究。到目前为止，该团队在深度神经网络的模型压缩和高能效硬件加速器设计方面成果显著，201...
生物信息学双序列比对算法加速器设计与实现
双序列比对 现场可编程门阵列 硬件加速
2009/11/4
双序列比对算法是进行生物信息学研究的基础算法。在FPGA上实现大规模脉动式阵列对双序列比对算法进行加速能够大幅度提高比对的效率。然而现有的设计方法在比对序列长度较短的情况下，处理单元利用率很低；在序列的长度较大时，需要占用大量的片内存储资源。通过将两条序列同时送入阵列进行比对减少比对时间。将比对数据送入外部存储器，优化比对过程中的数据存储调度，有效降低了对片内存储器的需求。以Smith-Water...
高性能DSP位操作加速器设计
位抽取 位扩展 位加速
2009/4/30
介绍了一种高性能DSP位操作加速器实现方法。该方法通过使用分层位操作电路取代分层MUX选择电路实现位操作加速来减少电路时延，使得位操作加速器的时间复杂度从O(N)降到了O( )。综合结果表明使用该方法设计的32-位位操作加速器有很大的性能提升。