搜索结果: 1-8 共查到“软件工程 芯片”相关记录8条 . 查询时间(0.202 秒)
中国科学院软件研究所“高安全低功耗嵌入式系统芯片技术及应用”项目获北京市科学技术奖一等奖（图）
中国科学院软件研究所 高安全 低功耗 嵌入式系统 芯片技术及应用 北京市科学技术奖 一等奖
2020/9/27
2020年9月10日，北京市科学技术奖励大会在北京召开。中国科学院软件研究所可信计算与信息保障实验室参与完成的“高安全低功耗嵌入式系统芯片技术及应用”项目荣获2019年度北京市科学技术奖技术发明奖一等奖。
2015年12月25日，科技部高新司信息领域办公室组织专家对中国科学院电子学研究所可编程芯片与系统研究室牵头的国家863计划“数模混合信号的可编程片上系统芯片研发”项目进行了现场验收。科技部高新司信息处强小哲处长，问斌副处长，科技部高技术研究发展中心贾燕红主管，中国科学院电子学研究所科技处李飞处长，各承担单位负责人及代表参加了会议。验收专家组听取了项目首席科学家杨海钢研究员的项目验收报告，现场查看...
基于TSV绑定的三维芯片测试优化策略
SoC 测试 3D SoC 测试优化 测试成本
2014/9/5
本文提出一种三维片上系统(3D SoC)的测试策略,针对硅通孔(TSV,Through Silicon Vias)互连技术的3D SoC绑定中和绑定后的测试进行优化,由于测试时间和用于测试的TSV数目都会对最终的测试成本产生很大的影响,本文的优化策略在有效降低测试时间的同时,还可以控制测试用的TSV数目,从而降低了测试成本.实验结果表明,本文的测试优化策略与同类仅考虑降低测试时间的策略相比,可以进...
实践九号卫星用上国产可编程芯片
实践九号卫星 国产 编程芯片
2013/7/31
近日，中国科学院电子所承担的实践九号卫星基于“慧芯二号”可编程芯片在轨测试任务总结评审大会在京召开。以中科院院士侯朝焕为首的专家组，认为“慧芯二号”成功完成了在轨数据处理任务，各项指标均达到并部分超过预定目标，是国内自主研制的首次作为有效载荷搭载上星的最高等级规模可编程芯片。据悉，实践九号卫星于去年10月在太原成功发射。
一种低功耗SoC芯片的综合BIST方案
SoC芯片 内建自测试 低功耗
2008/12/25
提出了一种低功耗的综合BIST方案。该方案是采取了屏蔽无效测试模式生成、提高应用测试向量之间的相关性以及并行加载向量等综合手段来控制测试应用，使得测试时测试向量的输入跳变显著降低，从而大幅度降低芯片的测试功耗。测试实验表明，该方案既能减少测试应用时间，又能够有效地降低芯片测试功耗，平均输入跳变仅为类似方案的2.7%。
中国科学技术大学计算机系在系统级芯片并行性研究上取得可喜成绩
中国科学技术大学 系统级芯片 并行性研究
2006/4/4
近日，由中国科学技术大学计算机系研究生胡向辉和导师华蓓副教授及校友唐锡南博士合作的论文“High-performance IPv6 Forwarding Algorithm for Multi-core and Multithreaded Network Processors”被国际并行处理一流会议，ACM SIGPLAN Symposium on Principles and Practice ...