搜索结果: 1-15 共查到“计算机软件 芯片”相关记录28条 . 查询时间(0.06 秒)
中国科学院软件研究所“高安全低功耗嵌入式系统芯片技术及应用”项目获北京市科学技术奖一等奖（图）
中国科学院软件研究所 高安全 低功耗 嵌入式系统 芯片技术及应用 北京市科学技术奖 一等奖
2020/9/27
2020年9月10日，北京市科学技术奖励大会在北京召开。中国科学院软件研究所可信计算与信息保障实验室参与完成的“高安全低功耗嵌入式系统芯片技术及应用”项目荣获2019年度北京市科学技术奖技术发明奖一等奖。
包头师范学院微机原理与接口技术课件第9章 可编程接口芯片。
美国研发无法破解的计算机芯片
美国 无法破解 计算机芯片
2018/3/2
据美国媒体EE Times近日报道，美国国防部高级研究计划署（DARPA）向密歇根大学的一个研究团队资助360万美元以研究无法破解的计算机。该项目被称为MORPHEUS，由该校电子与计算机系专家研制，利用基于硬件的方法来阻止黑客攻击，从而避免软件的安全补丁无法彻底消除系统的安全隐患。
2015年12月25日，科技部高新司信息领域办公室组织专家对中国科学院电子学研究所可编程芯片与系统研究室牵头的国家863计划“数模混合信号的可编程片上系统芯片研发”项目进行了现场验收。科技部高新司信息处强小哲处长，问斌副处长，科技部高技术研究发展中心贾燕红主管，中国科学院电子学研究所科技处李飞处长，各承担单位负责人及代表参加了会议。验收专家组听取了项目首席科学家杨海钢研究员的项目验收报告，现场查看...
基于TSV绑定的三维芯片测试优化策略
SoC 测试 3D SoC 测试优化 测试成本
2014/9/5
本文提出一种三维片上系统(3D SoC)的测试策略,针对硅通孔(TSV,Through Silicon Vias)互连技术的3D SoC绑定中和绑定后的测试进行优化,由于测试时间和用于测试的TSV数目都会对最终的测试成本产生很大的影响,本文的优化策略在有效降低测试时间的同时,还可以控制测试用的TSV数目,从而降低了测试成本.实验结果表明,本文的测试优化策略与同类仅考虑降低测试时间的策略相比,可以进...
实践九号卫星用上国产可编程芯片
实践九号卫星 国产 编程芯片
2013/7/31
近日，中国科学院电子所承担的实践九号卫星基于“慧芯二号”可编程芯片在轨测试任务总结评审大会在京召开。以中科院院士侯朝焕为首的专家组，认为“慧芯二号”成功完成了在轨数据处理任务，各项指标均达到并部分超过预定目标，是国内自主研制的首次作为有效载荷搭载上星的最高等级规模可编程芯片。据悉，实践九号卫星于去年10月在太原成功发射。
6纳米大小磁纳米点研制成功 芯片图书馆研究再向前迈进一步
磁纳米 芯片图书馆
2010/4/30
据美国物理学家组织网2010年4月28日报道，美国科学家在纳米点（nanodot）技术上取得了重大进步，他们研制出了一个“超级“计算机芯片，可以容纳整个图书馆的数据，研究人员表示，这也是计算机存储技术的一项重大进展。
芯片级多线程处理器的操作系统调度研究
芯片级多线程 调度 多核
2009/8/20
随着芯片级多线程(CMT)处理器体系结构的迅速发展，操作系统必须采用新型CMT调度，以发挥其体系结构的性能优势。分析CMT调度面临的问题，通过扩展调度域的层次和结构支持CMT处理器内部的负载均衡，利用协同调度避免cache抖动等问题。采用效率、效率瓦特比和公平性等多种指标对操作系统进行性能评价，证明其性能得到优化。
基于Bayes推断的基因芯片探针特异性估计模型
序列相似性估计 贝叶斯推断 特异性
2009/6/23
序列相似性计算是生物信息处理中的基本问题。针对基因芯片设计中的特异性评价问题，基于Bayes推断，建立了DNA序列快速估计算法，该算法不需要序列联配（alignment-free），性能好于广泛应用的相似性计算工具，可以大幅提高基因芯片设计性能。
一种低功耗SoC芯片的综合BIST方案
SoC芯片 内建自测试 低功耗
2008/12/25
提出了一种低功耗的综合BIST方案。该方案是采取了屏蔽无效测试模式生成、提高应用测试向量之间的相关性以及并行加载向量等综合手段来控制测试应用，使得测试时测试向量的输入跳变显著降低，从而大幅度降低芯片的测试功耗。测试实验表明，该方案既能减少测试应用时间，又能够有效地降低芯片测试功耗，平均输入跳变仅为类似方案的2.7%。
模糊推理芯片和模糊系统开发环境
芯片 模糊推理芯片 模糊系统 软件开发环境
2008/12/8
主要技术指标：模糊推理芯片：协处理工作方式；支持递阶结构；支持256个模糊知识库；输入数16，输出数8；输入/输出变量精度为整数16位，论域精度为整数12位，隶属度精度为浮点数12位；比例因子片上集成；隶属函数形状12种；推理规则具有1~16个前项，1~2个后项；模糊算子min-max/product~sum(bounded)，反模糊化算子COG/MOM；工作频率20MFRPS(每秒模糊规则数)。...
基于数据通路FPGA芯片和软件开发系统设计与产业化
软件开发系统 数据通路FPGA芯片
2008/11/27
该项目对FPGA进行了多年的研究，在研究分析国外FPGA产品的基础上，提出了自主知识产权的基于数据通路的FPGA新结构。该结构在数据通路应用上进行了许多优化，可在大量的数据通信、数字信号和图像处理、计算机技术等领域获得更佳的性能。与商用FPGA相比，可以节省至少50%的芯片面积。而在速度上可望达到或接近ASIC设计的运算速度。该项目已完成了从电路结构到版图的设计工作。在经过了严格的功能模拟和仿真的...
通用内嵌式控制芯片及其操作系统
控制芯片 家用电器控制 专用集成电路
2008/8/22
该项目的任务主要是开发用于冰箱、空调和洗衣机等家用电器的通用控制芯片，以及与之相配套的操作系统。项目技术团队的组成和支撑条件：采用的技术有：1、借鉴RISC设计思想；2、采用半定制技术；3、采用模糊控制算法。应用范围：家用电器项目投资估算详细方案和资金用途：2000万元。国内外相关产品及相关技术的发展现状和趋势：目前国内中所使用的控制芯片多为进口，家电厂商迫切需要有自主版权的产品，以降低生产成本，...
东芝新技术有望大幅提高芯片集成度
东芝新技术 芯片集成度
2008/6/20
如何在一块芯片上集成更多的晶体管，是电子公司面临的一个重大课题。日本东芝公司日前宣布，它开发出一种新的布线流程技术，可以大幅提高芯片上的晶体管集成度。
东芝公司发布的新闻公报说，这种新技术的核心是，设计人员在计算机软件的帮助下，从设计阶段就能预测不同的布局对芯片上晶体管性能的影响，进而帮助设计者合理安排芯片上晶体管的位置和间隔，结果使单位面积内能放置更多的晶体管。
...
GF(2N)域上基于ONB的ECC芯片设计与实现
椭圆曲线 优化正规基 点乘运算
2008/3/10
本文分析了GF(2^N)域上的椭圆曲线的运算法则，提出了一种串－并行结构的基于优化正规基（ONB）的高速有限域运算单元，比较了域划分D对芯片实现速度和硬件资源占用的影响，完成了域GF(2^N)上基于ONB的ECC芯片快速实现。FPGA验证表明，GF(2^N)域上一次点加运算需要183个时钟，一次点倍运算需要175个时钟，完成一次求乘法逆运算的总时钟数为133。在50MHz时钟下，完整的点乘运算速度...