搜索结果: 91-105 共查到“电子科学与技术 CMOS”相关记录115条 . 查询时间(0.071 秒)
CMOS超宽带射频前端关键芯片取得突破性进展
超宽带 频集成电路 芯片
2008/8/5
超宽带(UWB)是应用于无线个域网(WPAN)的短距离、高速率无线通信技术，其传输速率可以达到480Mbps甚至更高，主要用于无线USB、数字家庭等消费类电子领域，拥有巨大的市场前景。2004年，美国联邦通信委员会(FCC)将3.1—10.6GHz频段划归为UWB的民用频段，此后无论是学术界还是工业界都对UWB技术投入了大量的研究力量。
我国在UWB领域也投入了一定的研究，先后得到了国家8...
中国科学院微电子研究所CMOS工艺线顺利交付第一批商业产品
工艺 商业产品
2008/6/16
经过两年的艰苦努力，中国科学院微电子研究所一室CMOS工艺线全体员工克服了经费短缺、设备老化、人员不足的困难，使新的CMOS平台从无到有，初具规模，并于日前成功完成北京奇攀微电子公司第一批４英寸CMOS器件产品订单。首批交付产品经对方检验，性能指标良好，完全达到验收标准。全部产品订单完成后，合同标的总额可达３２０万以上。此项工作的顺利完成，标志着一室CMOS工艺平台调试工作达到了一个新的阶段。
CMOS集成时钟恢复电路设计
时钟恢复 100MHz PHY Hogge鉴相器 锁相环
2008/6/13
该文设计了一个集成时钟恢复电路，恢复时钟的频率为125MHz。通过采用电流相减技术等补偿措施，很大程度上降低了振荡器的压控增益，从而在不影响电路性能的前提下大大地降低了芯片面积。本设计采用0.25μm标准CMOS工艺实现，有效芯片面积小于0.2mm2，功耗仅10mW。在各种工艺角、温度以及供电电源条件下的仿真结果均表明，该电路相位偏差小于200ps，时钟抖动的峰峰值小于150ps。该文对一个采用本...
CMOS环型压控振荡器的设计
延迟单元 相位噪声 时间抖动 压控振荡器
2008/5/20
设计和分析了一种高稳定度、低噪声的CMOS环型压控振荡器。该电路具有较低的压控增益，较好的线性范围，较低的相位噪声。应用复制偏置电路，对差分环型压控振荡器的控制电压进行复制，通过对压控振荡器相位噪声的计算和分析，以提高对环型压控振荡器电源电压噪声和衬底噪声的抑制。该设计和分析是基于上华0.5 µmCMOS工艺，当控制电压从1～3 V变化时，相应的振荡频率为100～500 MHz；在偏离...
用发光显微镜测试控制先进CMOS工艺的多晶硅刻蚀时间
多晶硅刻蚀 栅氧可靠性 发光显微镜
2008/4/19
通过结合发光显微镜（EMMI）测试和poly-edge电容测试结构很好地控制了多晶硅刻蚀时间，避免了栅极氧化膜的早期失效. 从栅极氧化膜击穿电压的测试结果可以看出，当刻蚀时间较短时，一个晶圆内几乎所有测试结构都呈现早期失效模式. 通过延长刻蚀时间，早期失效数逐渐减少，最后可以完全消除早期失效，所有测试结构都为本征失效. 为了分析多晶硅刻蚀时间和氧化膜失效模式的关系，对早期失效和本征失效样品进行了发...
继成功自主开发出我国首款CMOS全球卫星导航接收射频及基带芯片后，近日，微电子所与杭州中科微电子有限公司联合宣布成功研发出我国首款应用于手机的低成本卫星导航接收芯片组，这标志着微电子所在与杭州市高新区开展的院地合作中取得重大成果。
设计了一种基于电流模式的具有非线性补偿的低温漂低功耗带隙基准电压源, 在传统电路的基础上增加一个三极管和两个电阻达到对双极型晶体管的发射结电压VBE中与温度相关的非线性项的补偿。电路采用CSMC 0.5 μm DPTM CMOS工艺制造。该电路结构简单，在室温下的输出电压为1.217 V，在-40℃～125℃的范围内温度系数为4.6 ppm/℃，在2.6～4 V之间的电源调整率为1.6m V/V。...
东芝将开发采用43纳米CMOS工艺技术的16Gb NAND闪存（图）
开发 纳米 工艺技术 闪存
2008/3/4
东京东芝株式会社为了巩固其在功能强大、高密度NAND闪存开发和制造领域的领先地位，于今日宣布成功开发出专用于16Gb NAND闪存芯片的技术，这款闪存采用43纳米工艺技术制造，这种技术是与美国加利福尼亚州米尔皮塔斯市的SanDisk公司共同开发的。这种新型芯片技术已于2月6日在旧金山举行的2008年度国际固态电路大会（ISSCC）23.6讨论会上进行过详细报告。
CMOS电路的功耗分析及其于PSPICE模拟的功耗估计
2007/7/28
期刊信息
篇名
CMOS电路的功耗分析及其于PSPICE模拟的功耗估计
语种
中文
撰写或编译
作者
吴训威,韦健
第一作者单位
刊物名称
浙江大学学报(理学版)
页面
2000,Vol.27,No.2,212-218
出版日期
2000年
月
日
文章标识(ISSN)
相关项目
低功耗数字集成电路的设计理论
采用0.13μm CMOS工艺开关电容ΔΣ调制器的设计和实现
集成电路 0.13μm工艺 ΔΣ调制器 设计
2007/7/16
采用0.13μm CMOS工艺设计并实现了一个开关电容2阶ΔΣ调制器.该调制器能够将一个中心频率为455 kHz,带宽为10kHz的调幅信号转换成具有10位分辨率、信噪比为62dB的1位编码信号.在设计运算放大器时,充分考虑了短沟道晶体管设计的一些特殊要求,特别是考虑了MOS场效应管的输出电导gd这个非常敏感的设计参数.所设计电路的芯片的面积为260μm×370μm,工作电压为1.2 V.与其它的...
电子产品世界2007年2月27日报道 瑞萨科技公司与松下电器产业有限公司宣布共同开发出一种可以使45nm工艺传统CMOS*1的SRAM（静态随机存取存储器）稳定工作的技术，这种SRAM可以嵌入在SoC（系统级芯片）器件和微处理器（MPU）当中。采用这种技术的512KbSRAM的实验芯片的测试已经得到证实，可以在宽泛的温度条件下（-40℃－125℃）稳定工作，而且在工艺发生变化时具有较大的工作电压范...
Design of Low Noise SIPC LC-QVCO for IEEE 802.11a Application in 0.18μm CMOS Technology
LC-QVCO phase noise RF CMOS SIPC-QVCO
2007/1/30
This paper presents the design of a source injection
parallel coupled (SIPC) quadrature voltage controlled oscillator
(QVCO), realized in both −gm pMOS cross coupled switching stage
and m ...
Low Power Design of Digital Combinatorial Circuits with Complementary CMOS Logic
Boolean function combinational logic synthesis low power design
2007/1/30
The increasing demand for low-power design can be
addressed at different design levels, such as software, architectural,
algorithmic, circuit, and process technology level [3]. This paper
presents ...
NEC电子开发55nm CMOS 首次采用ArF曝光技术
NEC电子 CMOS工艺技术 ArF曝光技术
2006/6/29
eNet硅谷动力2006年6月28日报道 NEC电子和NEC日前开发出了55nm CMOS工艺技术。在MOS FET栅绝缘膜中导入了high-k（高介电常数）材料，实现高载流子迁移率，从而同时实现了便携终端等领域所要求的低耗电和高速运行。双方首次采用了液浸ArF曝光技术。
华中科技大学光电国家实验室成功承办纳米CMOS技术学术研讨会
第十届 IEEE电子器件协会 CMOS技术 学术研讨会 华中科技大学
2006/3/22
2006年3月15日上午9时，“第十届IEEE电子器件协会纳米CMOS技术学术研讨会（The 10th Workshop and IEEE EDS Mini-colloquia on Nanometer CMOS Technology）”在华中科技大学光电国家实验室A区301学术报告厅举行。本次会议由IEEE EDS（电子器件协会）主办，华中科技大学电子与科学技术系、武汉光电国家实验室（筹）、武汉...