搜索结果: 61-75 共查到“电子科学与技术 FPGA”相关记录93条 . 查询时间(0.03 秒)
FPGA片上时钟发生器快速自校准方案
FPGA 时钟发生器 压控振荡器
2009/9/1
该文提出了一种新颖的基于频率-电压转换技术的锁相环(PLL)快速自校准方案，可用于FPGA片上时钟产生单元内使用多段调谐环形压控振荡器(VCO)的锁相环。文章详细讨论了校准电路及用作时钟发生器的锁相环关键模块的设计，并进行了整体仿真验证。仿真结果说明，系统能够在发生工艺偏差或者参考频率变化时进行快速自校准。该文设计的校准电路及时钟发生器以较低VCO增益获得较宽的频率调谐范围，并具有较快的锁定时间，...
一种基于匹配理论的FPGA三级互连网络测试方法
FPGA 互连网络 匹配理论
2009/9/1
针对FPGA中包含三级可编程开关的互连网络测试，该文提出了一种基于匹配理论的减少配置次数并且与阵列规模无关的测试方法。该方法通过建立结构测试图，按照图的道路长进行分块并应用最小覆盖和最大匹配的原理减少配置次数。对于不同的互连网络结构，与其它方法相比，该方法的配置次数至少减少了10%，并且与阵列规模无关。
基于布线资源图的FPGA互连测试算法
布线资源图 Kruskal算法 静态随机访问内存
2009/8/20
分析基于静态随机访问内存的FPGA开关盒互连资源，提出一种自动生成且与应用无关的测试配置集算法，通过建立布线资源图，根据线网的走向动态设定各边的权重，利用改进的Kruskal算法，自动产生测试配置集。对于FPGA不同的互连结构，该算法对互连资源中的开路和短路故障的覆盖率能够达到100%，且具有测试配置个数少、运行速度快以及与具体硬件结构无关等优点。
FPGA在多进制正交扩频通信系统中的应用
FPGA 扩频通信 多进制正交扩频
2009/8/5
讨论了高速无线分组网络中多进制正交扩频通信系统的设计和实现,其中在系统核心部分的扩频编码调制和解调等很多功能都由FPGA来完成,并对此进行了详细的介绍。
FPGA将逐渐取代ASIC和ASSP
FPGA ASIC ASSP
2009/8/5
可编程逻辑技术目前已经能与ASIC（专用集成电路）和ASSP（专用标准产品）争夺市场，并逐渐呈现出取代ASIC和ASSP的趋势，这极大程度上是因为FPGA技术的发展。FPGA产品在逻辑密度、性能和功能上有了极大的提高，同时器件成本也大幅下降。
利用FPGA技术实现数字通信中的交织器和解交织器
交织器与解交织器 FPGA技术 地址序列
2009/8/4
介绍用FPGA实现数字通信中的交、解交织器的一种比较通用的方案，详细说明了设计中的一些问题及解决办法。还介绍了一种实现FPGA中信号延时的方法。
基于FPGA的PLL频率合成器
FPGA PLL 半整数频率合成器
2009/8/4
应用FPGA，采用PLL频率合成技术，结合教学实验平台的需要，设计出了一个整数/半整数频率合成器，输出范围为1 kHz～999.5 kHz，步进频率可达到0.5 kHz。与以前的教学实验装置相比，系统在性能指标、直观性等方面都有所提高，不仅可以用于教学实验，还可以用作频率源、频率计。
基于FPGA的全数字锁相环路的设计
VHDL语言 全数字锁相环路(DPLL) 片上系统(SOC)
2009/8/4
介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作原理和设计思想，并用可编程逻辑器件FPGA予以实现。
介绍了基于Virtex系列FPGA和TMS320C40DSP的可编程通用信号处理背板的设计和制作；并对Virtex系列FPGA的性能和特点进行了分析；同时还叙述了可编程通用信号处理背板的调试；最后给出了背板应用开发实例。
一种节能型可升级异步FIFO的FPGA实现
FIFO FPGA IP核
2009/8/4
提出了一种节能并可升级的异步FIFO的FPGA实现。此系统结构利用FPGA内自身的资源控制时钟的暂停与恢复，实现了高能效、高工作频率的数据传输。该系统在Xilinx的VC4VSX55芯片中实现,实际可工作于高达100/153.6 MHz的读/写时钟域。本文所提出的结构不依赖于现有的IP核，基于此结构易建立可升级的IP核。
一种新型的基于FPGA的SMS4密码算法电路设计
FPGA WLAN SMS4密码算法
2009/8/4
SMS4是用于WLAN的国内官方公布的第一个商用密码算法，具有较好的抗破解能力。本论文提出了一种新型的基于FPGA硬件实现的SMS4分组密码算法电路的设计。相较于常用的流水线设计方法和迭代设计方法，此设计将流水线和迭代运算相结合，结合了前者较高处理速度和后者较小实现面积的优点，达到了较好的性能，对WLAN商用密码算法的FPGA硬件实现有参考意义。通过Quartus II 8.0软件时序仿真验证了此...
混沌吸引子及FPGA实现
混沌 电路实现 现场可编程门阵列（FPGA）
2009/7/21
提出了一个混沌系统，并利用理论和数值仿真的方法对系统的基本特性进行了分析。通过Lyapunov指数谱和分岔图，对系统在混沌、拟周期和周期轨之间的转换进行了分岔分析。为验证系统的混沌行为，在Matalab的Simulink下，利用DSP Builder设计了一个电路，并把它转换成VHDL语言程序，利用Quartus II下载到硬件电路中进行了实验，实验结果与计算机仿真结果完全一致。提出了一种基于FP...
一种低功耗色彩空间转换模块的FPGA实现
CSC 动态功耗 低功耗
2009/7/9
介绍了一种视频压缩系统中使用的色彩空间转换（从RGB到YCbCr）模块的FPGA实现。首先，使用FMC算法实现了色彩空间转换模块，并基于色彩空间转换模块在视频压缩系统中的应用特点提出了一种改进方式，在该方法中使用了少量的单元实现了面积优化和功耗优化。在低采样率的模式下可以减少30%的动态功耗。
一种改进的高速Reed-Solomon译码算法及其FPGA实现
欧几里得算法 高速电路 现场可编程门阵列
2009/5/27
对欧几里得译码算法做了进一步的改进，根据新算法在解关键方程模块中采用了新颖的迭代流水线结构以提高电路工作速度、减小电路面积，设计了高速Reed-Solomon译码器．设计的流水线全并行有限域乘法器，有效解决了传统译码器的速度性能瓶颈．在新的译码器架构基础上，设计了译码器的门级电路，用Xilinx的VirtexII XC2V1000进行了实现和仿真，获得了理想的成果．