搜索结果: 1-15 共查到“知识库 计算机工程 芯片”相关记录29条 . 查询时间(0.282 秒)
MP3解码芯片组及其应用
MP3解码芯片组 特性 结构
2009/8/4
介绍了MICRONAS INTERMENTALL公司出品的MP3解码芯片组MAS3507D和DAC3550A的特性、内部结构及其具体应用。
两类DSP芯片的引导过程分析
TMS320C40 TMS320VC5402 系统引导
2009/8/4
详细分析了TI公司TMS320C40和TMS320VC5402两类DSP芯片的系统引导特点。在了解机理的基础上,叙述了工程设计中创建系统引导表的具体步骤,给出了创建步骤中所需的链接文件范例,并进行了说明。
美光推出新型34纳米高密度NAND产品，既提高了性能，又降低了芯片尺寸
34纳米 高密度 NAND
2009/8/4
美光科技有限公司（纽约证券交易所股票代码：MU）今天宣布使用其屡获殊荣的34纳米工艺技术大规模生产新型NAND闪存产品。随着消费者需要更高的容量以便在越来越小的便携式电子设备中存储更多的音乐、视频、照片及应用程序，制造商需要一种存储解决方案，以实现所需的容量、性能和尺寸。美光的新型16Gb和32Gb的NAND芯片兼具大容量与高性能，为满足当今苛刻的便携式存储需求提供了令人信服的解决方案，该解决方案...
时钟芯片的低功耗设计
时钟芯片 功耗 CMOS工艺
2009/8/4
在时钟芯片设计的各个层次上深入探讨了影响时钟芯片功耗的主要因素，确定了电路功耗主要来源与振荡电路和分频电路。在电路实现过程中，通过采用不同工作电压和对主要功耗电路的结构和参数进行优化设计等多种手段来控制功耗。通过1.2μm工艺流片验证，在工作电压为5V时，芯片工作电流为0.17mA，实现了低功耗时钟芯片的设计。
威航发表最小体积GPS单芯片授时模块
最小体积 GPS单芯片 授时模块
2009/8/4
威航科技(SkyTraq Technology)推出最小体积的Venus634LPx-T GPS单芯片授时模块。Venus634LPx-T时间精密度达30奈秒(1-sigma)、采T-RAIM侦错排除错误量测值，并具自动准确测定静态位置与单卫星高精密度授时等特色。 10mm x 10mm x 1.1mm的小体积使Venus634LPx-T适用于CDMA、UMTS、TS-CDMA等行动通讯网路同步...
微处理器的低功耗芯片设计技术
微处理器 低功耗 芯片设计
2009/8/4
随着半导体工艺的飞速发展和芯片工作频率的提高，芯片的功耗迅速增加，而功耗增加又将导致芯片发热量的增大和可靠性的下降。因此，功耗已经成为深亚微米集成电路设计中的一个重要考虑因素。为了使产品更具竞争力，工业界对芯片设计的要求已从单纯追求高性能、小面积转为对性能、面积、功耗的综合要求。而微处理器作为数字系统的核心部件，其低功耗设计对降低整个系统的功耗具有重要的意义。 2000年年初，Transmet...
一款音频CODEC芯片的设计与实现
音频CODEC 抽取滤波器 多级实现
2009/8/4
设计了一种可用于语音信号处理的CODEC芯片，讨论了滤波器组的多级实现。设计中充分利用顺序执行、左右声道共享电路、时分复用等思想优化了电路面积。该芯片设计采用Silterra18标准CMOS工艺流片成功，通过测试完全达到了设计要求。
意法半导体（纽约证券交易所：STM）推出音频放大器与模拟开关二合一芯片TS4961T，通过在单一封装内整合一个隔离度–80dB的模拟开关和一个1.6W的D类功率放大器，新产品可以简化手机和便携媒体播放器的电路板设计，节省空间。设计人员可以用这款芯片替代两个分立器件，在一个3 x 3mm QFN16的板位内实现开关和放大两项功能。
语音芯片APR9600及其在电话遥控系统中的应用
语音处理 单片机 电话遥控
2009/8/4
APR9600是采用模拟存储技术的新型语音处理芯片。给出了APR9600的引脚功能及典型应用电路，重点阐述了其与单片机AT89C51构成的电话遥控系统的设计。
复杂混合信号SoC芯片的延迟测试
片上系统 延迟测试 测试覆盖率
2009/7/22
随着芯片集成度的持续提高以及制造工艺的不断进步，对测试覆盖率和产品良率的严格要求，需要研究新的测试方法和故障模型。基于扫描的快速延迟测试方法已经在深亚微米的片上系统（SoC）芯片中得到了广泛的使用。通过一款高性能复杂混合信号SoC芯片的延迟测试的成功应用，描述了从芯片对延迟测试的可复用的时钟产生逻辑的实现，到使用ATPG工具产生延迟图形，在相对较低的测试成本下，获得了很高的转换延迟和路径延迟故障覆...
基于FPGA的DES加密芯片的设计
DES FPGA Verilog语言
2009/7/21
通过对DES加密原理的分析，推导出了DES的算法公式，通过对算法中核心部分的数学分析和化简，借助Verilog语言与C语言编程以及EDA设计软件的帮助，实现了DES算法的FPGA条件下的重构设计，同时对密钥的动态管理提出了新的设计方案。最后，通过对设计结果的功能仿真和测试分析，论证了整个设计过程的正确性。
面向系统芯片测试的微处理器结构设计
测试 微处理器 结构
2009/7/14
采用内嵌微处理器作为测试控制器来测试系统芯片可以提高测试精度和速度，降低测试成本。提出在微处理器结构上做改进，设计了测试数据接口和测试数据解压单元，可以对SOC测试起支持作用。实验结果表明所增加的硬件在电路面积上可接受，对电路性能没有影响，而且对微处理器的正常功能没有任何影响。
嵌入式通用图形加速芯片的研究与设计
嵌入式微处理器 图形加速芯片 现场可编程门阵列
2009/7/13
研究并设计实现了一种嵌入式通用图形加速芯片。该芯片将图形图像的显示功能完全用硬件逻辑电路实现，把嵌入式微处理器从繁重的图形图像显示处理任务中解放出来，不但提高了图形图像的处理速度，而且改善了系统响应速度和实时性。另外，芯片具有通用的数据、地址和控制总线，能与各种不同的嵌入式微处理器通信，并能作为微处理器寻址空间的一部分而被直接访问，因而具有很强的通用性。详细分析了该图形加速芯片的总体结构设计和各模...
深亚微米SoC芯片的可测试性设计
可测性设计 测试 测试访问
2009/7/10
深亚微米工艺使SoC芯片集成越来越复杂的功能，测试开发的难度也不断提高。由各种电路结构以及设计风格组成的异构系统使测试复杂度大大提高，增加了测试时间以及测试成本。描述了一款通讯基带SoC芯片的DFT实现，这款混合信号基带芯片包含模拟和数字子系统，IP核以及片上嵌入式存储器，为了满足测试需求，通过片上测试控制单元，控制SoC各种测试模式，支持传统的扫描测试以及专门针对深亚微米工艺的，操作在不同时钟频...