搜索结果: 1-9 共查到“知识库 计算机系统设计 FPGA”相关记录9条 . 查询时间(0.14 秒)
嵌入式语音识别的应用还是比较少，主要还是通过DSP实现，而且准确率还不是太高。提出一种基于FPGA和NiosII软核处理器的嵌入式语音识别系统的设计方案。系统以EP2C35 Cyclone II芯片和NiosII处理器为基础，采用软硬件结合的设计方式，共同完成语音识别的设计。系统结合改进的端点检测方法，提取线性预测倒谱系数（LPCC）的音频信号特征，采用IP核硬件实现动态时间规整（DTW）的识别算...
基于FPGA的No.7信令FISU过滤
No.7信令系统 初始定位过程 填充信号单元过滤 现场可编程门阵列
2009/9/15
针对CPU处理填充信号单元(FISU)存在的缺陷，分析No.7信令系统的初始定位和FISU处理过程，提出一种基于FPGA实现FISU过滤的设计方案，给出实现的原理框图、FPGA与CPU之间的通信机制和信号处理流程，使用ISE和ModelSim软件进行仿真。仿真结果表明该方案是正确、可行和有效的。
基于FPGA的H.264去块滤波系统的优化设计
去块滤波 有限状态机 现场可编程逻辑器件(FPGA)
2009/7/31
提出一种H.264去块滤波系统的优化设计方法。通过合理设计流水线级数提高并行性，适当增加内部SRAM来提高系统速度和总线利用率，使用一种层次化的有限状态机设计方法，实现对数据流的精确控制并且有效降低硬件实现复杂度。基于FPGA的验证结果显示在最坏情况下滤波每个宏块平均只需220个时钟，比原有方案快10个时钟以上。
可重构加密引擎设计及FPGA实现
加密引擎 网络安全 现场可编程门阵列
2009/7/14
针对网络安全加密系统中安全能力弱、开发成本高和实时能力差等问题，提出了一种基于FPGA的可重构加密引擎的设计方案，在详细论述了该加密引擎的总体设计结构的基础上，分析了FPGA实现中关键技术的解决方法。通过实验仿真表明：该引擎可以有效地提高FPGA器件的可重构性能，可重构资源比可以达到0.78，因此，该引擎在今后的嵌入式安全产品开发方面具有很好的速度和可重构应用前景。
动态部分重配置及其FPGA实现
FPGA Spartan-II 可重配置计算
2009/5/5
动态部分重配置充分利用了FPGA芯片提供的可重配置功能，提高了FPGA芯片的利用率，减小了FPGA芯片的配置时间，有效地提高了系统的整体性能。该文介绍了动态部分重配置的两种实现方法，并在Spartan-II FPGA上进行了验证。
多FPGA设计的时钟同步
现场可编程逻辑门阵列 时钟偏差 延迟锁相环
2009/5/5
在多FPGA设计中，时钟信号的传输延时造成了FPGA间的大时钟偏差，进而制约系统性能。为减少时钟偏差，该文提出一种多数字延迟锁相环(DLL)电路。该电路将时钟的传输电路放入DLL的反馈环路。利用DLL的延迟锁定特性，对FPGA间的时钟传输延时进行补偿，减少FPGA间的时钟偏差，解决多FPGA的时钟同步问题。
基于FPGA的动态可重构体系结构研究
动态可重构 动态可重构阵列 FPGA
2009/2/8
提出了一种基于FPGA的动态可重构系统的设计方案。该系统以协处理器的形式与LEON2通用处理器构成主/协处理器结构，并通过寄存器与网络来保存和传递数据流和配置流，实现了二者的优势互补。以具体实验对该方案进行了验证。
Xilinx Virtex系列FPGA具有配置逻辑可重构、配置数据可回读的特点，该文设计了基于Virtex FPGA的一种可重构系统。FPGA采用SelectMAP配置方式，在CPU和CPLD控制下实现了配置数据加载和回读的功能。给出了系统配置FPGA和回读其配置数据的流程及相应的波形图。