搜索结果: 1-15 共查到“知识库 计算机科学技术 FPGA”相关记录126条 . 查询时间(0.084 秒)
面向全同态加密的有限域FFT算法FPGA设计
全同态加密 大数乘法 有限域快速傅里叶变换 现场可编程门阵列
2017/4/10
大数乘法是全同态加密算法中一个不可或缺的单元模块，也是其中耗时最多的模块，设计一个性能优良的大数乘法器有助于推进全同态加密的实用化进程。针对SSA大数乘法器的实现需求，该文采用可综合Verilog HDL语言完成了一个16×24 bit有限域FFT算法的FPGA设计，通过构建树型大数求和单元和并行化处理方法有效提高了FFT算法的速度。与VIM编译环境下的系统级仿真结果比较，验证了有限域FFT算法F...
Performance Benefits of Monolithically Stacked 3-D FPGA
Performance Benefits Monolithically Stacked 3-D FPGA
2015/8/12
The performance benefits of a monolithically stacked three-dimensional (3-D) field-programmable gate array (FPGA),whereby the programming overhead of an FPGA is stacked on top of a standard CMOS layer...
Exploring FPGA Routing Architecture Stochastically
FPGA Routing Architecture Stochastically
2015/8/12
This paper proposes a systematic strategy to efficiently explore the design space of field-programmable gate array (FPGA) routing architectures. The key idea is to use stochastic methods to quickly lo...
3D EM/MPM MEDICAL IMAGE SEGMENTATION USING AN FPGA EMBEDDED DESIGN IMPLEMENTATION
FPGA 3D image
2015/1/20
This thesis presents a Field Programmable Gate Array (FPGA) based embedded system which is used to achieve high speed segmentation of 3D images. Segmenta- tion is performed using Expectation-Maximizat...
3D Image Segmentation Implementation on FPGA Using EM/MPM Algorithm
3D Image FPGA Hardware Implementation EM/MPM Algorithm
2015/1/20
In this thesis, 3D image segmentation is targeted to a Xilinx Field Programmable Gate Array (FPGA), and verified with extensive simulation. Segmentation is performed using the Expectation-Maximization...
Design of an FPGA-based Array Formatter for CASA Phase-Tilt Radar System
Field Programmable Gate Array (FPGA) System Design Data Processing Soft Processor Radar Controller Phased-Arrays
2014/12/8
Weather monitoring and forecasting systems have witnessed rapid advancement in recent years. However, one of the main challenges faced by these systems is poor coverage in lower atmospheric regions du...
动目标的检测及跟踪是实现“零飞”测试的核心内容之一。采用FPGA为平台，利用其独特的并行处理机制和强大的运算能力以提高系统性能，通过背景相减法获得动目标的参数信息，实现动目标检测，并利用粒子滤波算法实现目标的跟踪。
FPGA技术在核安全级仪控系统中的应用探讨
IP核现场可编程门阵列 安全级仪控系统 软件开发 过程硬件 描述语言
2013/4/2
FPGA技术因其具有集成度高等特点而得到了快速广泛的应用。在核电站仪控系统数字化升级改造过程中，FPGA技术可否应用、如何应用已成为一项紧迫研究的重要课题。分析了FPGA的技术特点及其应用于核电站仪控系统中面临的挑战，提出了在使用标准、开发过程、设计技术和工具选用等方面可能的应对措施。最后，对FPGA在国内的后续应用进行了探讨。
基于FPGA的部分并行QC-LDPC译码器高效存储方法
FPGA QC-LDPC译码器 存储
2012/4/4
针对部分并行结构的准循环低密度校验(QC-LDPC)码译码器，提出了一种将译码准码字存储在信道信息和外信息存储块中的高效存储方法，该方法不需要额外的存储块来存储译码准码字，能够减少译码器实验所需的存储资源数量，并且有效降低了译码电路的布线复杂度。在Xilinx XC2V6 000-5ff1 152 FPGA上的实验结果表明，提出的QC-LDPC码译码器设计方法能够在降低系统的BRAM资源需求量的同...
并行高效BCH译码器设计及FPGA实现
现场可编程门阵列 BCH译码器 仿射多项式 格雷码
2012/3/1
针对并行BCH译码器的特点,采用异或门实现有限域上常系数乘法,从而降低硬件复杂度。先计算部分错误位置多项式,再根据仿射多项式和格雷码理论,进行逻辑运算得到剩余的错误位置多项式,从而减少了系统所占用的资源。在现场可编程门阵列(FPGA)开发软件ISE10.1上进行了时序仿真,验证了该算法时间和空间的高效性。
传统熵编码算法复杂度高，且硬件实现较难。为此，提出一种易于FPGA硬件实现的无链表零树图像编码改进算法，该算法结合LZC和SPIHT算法的特点，增加了对孙子节点的判断，克服SPIHT算法中内存消耗大、复杂度高以及LZC算法中图像重建质量下降等缺点。采用该算法的编码器在对任意尺寸图像进行5层小波变换时，所需缓存固定为1 536 bit，远小于SPIHT算法。在相同比特率的情况下，图像重建质量PSRN...
一种时序优化的通用FPGA装箱算法
现场可编程门阵列 工艺映射 装箱算法 时序优化
2012/1/20
提出一种时序优化的通用FPGA装箱算法。将配置电路与用户电路转化为有向图，解决子图同构问题。将线网延时作为变量，定义关键度，以此为代价函数进行装箱，达到优化时序的目的。在VPR平台上进行实验，结果表明，该算法的时序性能较优，并可应用于不同的可配置逻辑块结构中。
详细研究分析了IMA-ADPCM算法原理及其实现过程,利用FPGA资源消耗低、灵活性强、速度快、性价比突出等优势,使用VerilogHDL硬件描述语言设计并实现了IMA-ADPCM编/解码器.该编/解码器通过了Modelsim仿真测试和Cyclone Ⅲ、Startix Ⅲ、Spartan 6以及Virtex 5等不同系列芯片的下载验证,确保编/解码器的正确性和稳定性.整个设计充分利用了FPGA芯...
基于FPGA的可配置伪随机序列发生器的设计与实现
伪随机 线性反馈移位寄存器 m序列 FPGA
2011/9/20
设计实现了一种数据率可调,m序列级数可配置的伪随机序列发生器.该设计在线性反馈移位寄存器基础上,通过线性反馈函数来产生模最长的m序列,并利用FPGA的可重构性与灵活性,采用硬件描述语言VHDL进行设计,使用Quartus Ⅱ 8.0进行综合布线,最终适配到DE2开发板用示波器等设备进行了测试.系统设计具有结构简单、安全性高、运行速度快、灵活性强,可被广泛应用于网络、通信、信息安全等领域.
以SLC-LSCMA算法为基础,利用该算法的高稳定性和快速收敛的特性,设计实现了一个16元均匀圆阵的波束形成器;该波束形成器利用复数乘法器和累加器实现复输入信号和复加权因子的相乘和累加,与传统算法准则设计的波束形成器相比具有消耗硬件资源少、运算速度快等特点.该波束形成器采用硬件描述语言Verilog HDL设计,利用Quartus Ⅱ 8.0进行了综合和布线,最终以Altera公司的EP2C35F...