搜索结果: 16-30 共查到“知识库 计算机工程 FPGA”相关记录31条 . 查询时间(0.155 秒)
基于FPGA内嵌入式处理器的二维脉冲压缩
二维脉冲压缩 现场可编程门阵列 嵌入式处理器 DDR SDRAM控制器 矩阵转置
2009/7/14
设计一个利用现场可编程门阵列(FPGA)内部MicroBlaze嵌入式处理器为核心控制单元的二维脉冲压缩处理系统。根据FPGA内部不同的资源配置情况，提出2种脉冲压缩处理模块的实现结构，利用FPGA实现DDR SDRAM控制器，采用矩阵分块线性映射的方法实现高效的数据矩阵转置处理。通过模拟一个简单的合成孔径雷达成像处理过程，证明该系统的有效性。
嵌入式GPS接收机系统的FPGA配置方法研究
现场可编程门阵列 BPI配置 复杂可编程逻辑器件
2009/7/13
给出了嵌入式GPS接收机系统的整体设计，重点研究了系统中FPGA的不同配置方法，提出了利用CPLD和Platform Flash、SPI Flash、Intel NOR Flash实现对FPGA进行不同配置的方法，详细分析了每种配置方法的特点，给出具体的硬件电路设计，并重点研究了利用Intel NOR Flash进行BPI配置的流程以及配置时应注意的问题。这些配置方式在研究的嵌入式GPS接收机系统...
二维ESPRIT参数配对及FPGA实现
借助旋转不变技术估计信号参数 QR分解 坐标旋转数字计算机 参数配对
2009/6/30
与MUSIC算法相比，二维ESPRIT算法不需要谱峰搜索、运算量小，但存在参数配对问题。基于此，提出一种易于实现的参数配对方法，基本原理是2个表出矩阵特征值的和差等于表出矩阵和差的特征值，不需求解表出矩阵的特征向量。给出基于CORDIC算法和脉动阵的参数配对并行化实现方案，整个系统只有移位相加运算。使用ISE软件和ModelSim软件得到的仿真结果验证了该方案的正确性。
基于FPGA的16位数据路径的AES IP核
高级加密标准 IP核 加密
2009/5/25
提出一种基于FPGA的16位数据路径的高级加密标准AES IP核设计方案。该方案采用有限状态机实现，支持密钥扩展、加密和解密。密钥扩展采用非并行密钥扩展，减少了硬件资源的占用。该方案在Cyclone II FPGA 芯片EP2C35F484上实现，占用20 070个逻辑单元(少于60%的资源)，系统最高时钟达到100 MHz。与传统的128位数据路径设计相比，更方便与处理器进行接口。
FPGA芯片中边界扫描电路的设计实现
边界扫描 时钟偏差 板级测试
2009/5/14
应用在FPGA芯片中的边界扫描电路侧重于电路板级测试，兼顾芯片功能测试，同时提供JTAG下载方式。FPGA芯片的规模越来越大，引脚数目越来越多，边界扫描单元也随之相应增加。在此情况下，边界扫描电路设计时为了避免移入错误数据，对时钟偏差提出了很高的要求。同时，由于扫描链包含大量的边界扫描单元，在板级测试时，大大降低了有效测试速率。针对这两个问题，提出了对边界扫描单元的改进方式，改进后的边界扫描电路不...
基于CVI+FPGA的声纳目标回波模拟器研制
声纳 模拟器 目标回波
2009/4/28
在对声纳目标回波模拟器的数学模型、目标回波模型和混响模型研究的基础上，研制了一种基于CVI+FPGA的声纳目标回波模拟器，该模拟器能够产生主/被动声纳测试、定检所需的主/被动声纳回波信号。目标回波信号包括主动声纳、目标发射噪声、海杂波等信号，并以声信号的形式输出。通过性能测试及与实际声纳系统联试，证明该模拟器达到了设计功能和性能指标要求，介绍了声纳目标回波模拟器的数学模型、系统硬件和软件的实现方法...
基于FPGA的AVS环路滤波器设计与实现
AVS 环路滤波 去块效应
2009/4/27
根据AVS音视频编码标准中提出的环路滤波算法设计了一个高效的环路滤波器。通过适当地增加片上数据存储空间，使得整个环路滤波的过程占用的带宽资源最小。该滤波器经过仿真验证，对一个完整的4:2:0格式的宏块数据进行环路滤波仅需293个时钟周期。可以被用于1 920×1 080高清图像的AVS解码芯片中。
基于FPGA的CMAC-PID控制器的研究
CMAC FPGA VHDL
2009/4/27
CMAC是一种局部学习神经网络，结构简单，收敛速度快；PID是目前应用最为广泛的控制算法。结合二者的优点，采用并行方式形成CMAC-PID控制器，进行了Matlab仿真实验。基于VHDL设计该控制器，重点在于CMAC的在线学习算法实现和控制器模块的闭环仿真测试。在FPGA上实现了该控制器，实验结果表明，该控制器运算速度快、精度高，具有较强的抗干扰性，是实现IP控制模块或单片智能控制的一种新的有效途...
基于FPGA的Java处理器设计
Java处理器 RTSJ 实时Java平台
2009/4/27
针对Java技术在嵌入式领域的广泛应用，设计了一个适用于低端嵌入式设备的32位环境的Java处理器JPOR。该处理器由FPGA芯片实现，采用一种新的Java栈结构，指令系统简洁，可以直接执行Java字节码，能够对实时Java规范(RTSJ)提供有效支持。在Xilinx SPARTAN-3平台上通过了功能仿真，表明该Java处理器能够在低成本的FPGA芯片中实现。
基于FPGA的空域精细可扩展编码预处理器
FPGA 精细可扩展编码 预处理器
2009/4/27
FPGA越来越多地应用于各种数字信号处理系统中。针对空域精细可扩展编码算法，提出一种基于FPGA的预处理器设计方案，该编码预处理器占用较少的外部存储空间缓存帧数据，充分利用数据操作之间的并行性和流水性，生成视频数据的多描述码流。FPGA实现结果表明，该预处理器能满足应用空域精细可扩展编码算法的视频压缩传输系统的功能要求和实时性要求。
PCI总线在高性能、低成本、开放性等方面的优势，使其成为事实上的总线标准，并在嵌入式计算机、工业控制计算机、高速业务的PC机器中有着极为广泛的应用。全球各地的计算机设备制造商都在开发利用高速PCI总线的各种应用。目前PCI接口卡的设备一般有两种方法，第一种是将PCI接口完全集成到ASIC中，常用的有AMCC、PLX、CYPRESS等公司的专用芯片。其好处是集成度高，批量产品的生产成本低，直接采用成...
基于FPGA的遥感数据采集与快视系统
遥感 现场可编程门阵列 总线复用
2009/2/8
提出了一种基于现场可编程门阵列（FPGA）的实时遥感卫星数据采集与快视系统的设计方案，该方案充分利用FPGA的硬件资源简化逻辑设计，并采用总线复用技术和内存映射文件的方法实现了采集和快视的实时并行处理以及海量数据的高速存取。
内容可寻址存储器的FPGA设计与应用
内容可寻址存储器(CAM) APEX系列 VIRTEX系列 关联比较器
2008/12/1
内容可寻址存储器(CAM)是一种快速匹配存储器件,在通信、雷达等许多领域有着广泛的应用。在介绍CAM基本原理的基础上,提出了以两类新型FPGA实现CAM的设计方法。例举了一种基于CAM实现的关联比较器及其在雷达截获系统信号处理领域的重要作用。
基于FPGA的支持QoS用网络处理器系统及数据包处理方法
FPGA QoS 数据包处理 网络处理器
2008/8/26
开发了基于FPGA的支持QoS用网络处理器系统及数据包处理方法。是用FPGA实现的，含有：与多个以太网控制器互连的链路层处理电路；输入端与上述链路层处理电路相连的包头处理电路；同时与上述两者互连的查找电路；依次与包头处理电路相连的输入队列电路、调度电路、交换网络接口；依次与交换网络接口输出端相连的输出队列电路、包发送电路；分别与包头处理电路、查找电路和包发送电路相连的外接通用CPU的接口；位于查找...
32位RISC微处理器FPGA验证平台设计与实现
微处理器 FPGA 验证平台 VxWorks操作系统
2008/3/6
微处理器的验证工作是一项复杂而重要的工作。针对传统的FPGA验证在板级验证过程中存在不能快速定位错误和调试方法单一等问题，同时结合“龙腾R2”微处理器的验证需求，设计了“龙腾R2”微处理器的FPGA验证平台，在该验证平台上成功进行了指令和VxWorks操作系统的测试。实践表明该验证平台大大缩短了验证周期，整个验证平台原理清晰，结构简单，扩展灵活、方便。