搜索结果: 1-15 共查到“图象处理 FPGA”相关记录19条 . 查询时间(0.043 秒)
中国科学院声学研究所专利：一种基于FPGA的3*3均值滤波算法的实现方法
中国科学院声学研究所专利：一种基于FPGA的水下实时成像方法及系统
基于FPGA+DSP架构异步FIFO视频图像数据采集实现
FPGA 异步FIFO 视频图像采集
2016/7/5
针对FPGA 资源紧张和数据在不同时钟域间传递的亚稳态问题，设计一种基于FPGA+DSP 架构的异步 FIFO 视频图像数据采集方法。在IIC 配置模块和解交织模块的作用下，通过在2 个时钟域的交界处设计3 个低深度 异步FIFO 方式实现视频数据流的传输，由发送时钟域将数据写入，接收时钟域将数据读出，在数据传输的同时实现 数据的缓存；通过分析FPGA 芯片内资源利用情况并进行系统测试，结果表明：...
基于FPGA的高速图像传输系统设计
高速图像传输 FPGA RocketIO LVDS
2015/3/5
提出一种多相机的高速图像传输方法,以克服目前采用LVDS方式进行长距离图像传输技术存在的所需线缆数量大、同时需要进行数据中继、系统的复杂度高的缺陷。系统采用FPGA为主控制器,将接收到的高速相机发出的LVDS格式图像数据转换成TTL信号,并分别输入到指定的存储区中。将相应存储区中的图像数据进行打包处理,送入RocketIO中转换为高速串行数据后,利用光纤进行远距离传输。实验表明,该方法在1.6 G...
图像作为人类感知世界最直观信息，为我们日常生活带来极大便利。然而，受雾霾、光照差等环境影响，实际成像存在朦胧不清晰等问题。当前对图像去雾增强处理以事后分析居多，难以满足跟踪等实施性要求较高的应用需求。针对此问题，文章设计一款基于DSP+FPGA的实时去雾增强系统。该系统集合了DSP大型数据处理能力和FPGA高实时性的优点，很好地将改进型“暗通道”原理算法移植其中。有效满足了实时去雾增强功能要求，并...
为了满足多个设备实时处理传输高速图像数据的需求,介绍了利用Virtex-6 FPGA设计实现高速实时多端口图像处理系统的原理和方法。通过Chipscope工具采样输入输出数据,验证了系统的可行性和可靠性,并分析计算出系统速率和其他主要时间参数。实现了相机采集、PCIe输入输出以及DVI输出等功能,实验结果显示高速实时多端口图像处理系统具有集成度高、传输带宽高、功耗低等优点。在实时图像处理领域具有很...
利用FPGA的高性能向导滤波器设计
图像处理 向导滤波 VLSI FPGA
2012/6/11
向导滤波器是近几年出现的一种边缘保持的滤波算法，在图像平滑、细节增强、去雾等方面已有广泛应用。提出了一种单图像向导滤波器的VLSI 结构，整个设计采用全流水线结构，不需要任何片外存储器，且实现了图像尺寸、滤波窗口大小等参数的灵活在线调整。实验结果表明，该结构的逻辑资源和内存需求较低，低端FPGA即可满足要求，在Altera的Cyclone Ⅲ系列FPGA上每秒可处理100帧1 024×1 024的...
随着互联网、生物医学及社交网络等复杂网络研究的深入，如何寻找其等效图中关键节点越来越重要。中介中心度作为衡量图中节点重要性的主要指标，其单点的计算复杂度高达O(N3)，因而成为关键节点计算问题的难点。该文在对传统的中介中心度快速算法进行分析之后，提出了一种适用于硬件设计的改进算法。同时，基于算法中各点独立、以及相邻计算间无数据依赖的特点，该文利用改进算法实现了一个流水线结构的8计算单元并行计算系统...
立体视觉系统在3维场景信息感知中起着重要的作用。其中立体匹配算法的运算复杂度较高，实时处理需要硬件实现匹配运算。但在现有的不多实现中，性能要求和硬件资源的矛盾突出。随着分辨率的增加，对处理速度和视差搜索范围都有更高的要求。对此，该文提出了一种立体匹配硬件实现结构，通过并行化算法子模块和合理安排流水结构来提高性能。匹配算法引入了自适应相关窗口的匹配策略，提升了深度不连续区域的视差质量。该方法结合左右...
基于FPGA的CCSDS图像数据压缩系统的设计
CCSDS 图像压缩编码 并行编码 FPGA
2010/5/12
针对CCSDS图像数据压缩(IDC)标准,提出了一种基于FPGA的CCSDS IDC并行实现方案.该方案包括离散小波变换(DWT)、直流系数量化编码、位平面编码(BPE)、码字拼接等4个模块.位平面编码模块采用了并行扫描、并行编码的快速算法,以提高编码速度.仿真结果表明了本方案的可行性和有效性,处理时间比现有的CCSDS IDC串行编码改进方法减少了13.6%,适用于空间通信的图像数据压缩编码.
针对基于PC机式图像处理系统实时性不强，FPGA+DSP模式成本高、资源利用不充分、设计难度高等问题，设计了一种新的双通道实时图像处理系统。以一片FPGA芯片为核心处理器，利用红外热像仪和CCD摄像机采集视频图像，经AV视频线送至ADV7180完成视频解码，图像处理模块通过Verilog语言、内嵌DSP硬核以及Nios II处理器予以实现。实验表明，系统实时性强、图像处理效果良好，并具有成本低，设...
一种基于并行处理器的快速车道线检测系统及FPGA实现
图像处理 车道线检测 并行 FPGA 精简指令集计算机(RISC)
2010/1/28
该文提出了一种并行的快速车道线检测系统。该系统包含一个32×32的处理器单元(PE)阵列和双RISC子系统。PE阵列实现车道线图像像素级并行预处理，获取图像边缘特征，双RISC核子系统根据边缘特征实现两条车道线直线参数的并行检测，从而使得检测过程的每一步都是并行进行，显著提高检测速率。该系统用FPGA实现。实验结果表明本系统具有良好的鲁棒性且可达到每秒50帧的检测速率，满足了车道偏离预警系统实时性...
H.264帧内预测的FPGA实现
帧内预测 FPGA芯片 高速图像处理
2009/8/19
实现H.264实时性面临的主要障碍是计算量大，预测操作占其总计算量的30%以上。该文使用FPGA实现一种以梯度作为判据的快速帧内预测算法。该算法借助FPGA逻辑资源丰富、高速并行运算、I/O接口丰富的特点，采用多级流水线、乒乓操作的电路结构。相应的帧内预测模块结构清晰，处理速度较DSP(TMS320C6211)提高46.41倍，满足了视频图像处理的实时性要求。
二维提升小波变换的FPGA结构设计
JEPG2000 提升小波变换 并行结构
2009/5/4
根据提升小波的框架结构，提出了一种基于JEPG2000的二维多级提升小波变换核的FPGA设计。 采用分时复用和流水结构，充分利用FPGA片内存储资源，实现了行列变换的并行执行。在保证精度的前提下采用优化的移位加操作代替浮点乘运算，加快了运算速率，减小了电路规模。同时通过乒乓操作完成FPGA和片外SDRAM间数据的无缝缓冲处理，保证了多级变换的高效实时并行，从而达到各级小波系数的快速并行输出。系统经...
高速图像小波分解算法与FPGA实现
图像压缩 实时处理 FPGA
2008/12/4
小波分析是信息处理领域的一种重要处理方法,但是小波分解巨大的运算量却严重束缚了其在实时处理领域中的应用。提出了一种基于FPGA实现的高速小波分解方法,该方法采用新的小波分解结构,使多层分解得以同时进行,从而使小波分解的速度达到高速输入图像的数据率;并适当选取了数据结构,使得经分解、重构后所得图像的峰值信噪比达到无穷大。这种方法大大提高了硬件系统进行小波分解的速度,在小波分解的性能和硬件实现的资源消...