搜索结果: 16-30 共查到“半导体技术 CMOS”相关记录43条 . 查询时间(0.062 秒)
西安理工大学半导体集成电路课件第5章 CMOS静态逻辑门（三）。
西安理工大学半导体集成电路课件第5章 CMOS静态逻辑门（一）。
西安理工大学半导体集成电路课件第5章 CMOS静态逻辑门（二）。
本文提出了一种超宽频带毫米波混频器电路.混频器采用分布式拓扑结构和中频功率合成技术,具有宽带宽和高转换增益.该混频器采用TSMC 0.18-μm CMOS工艺设计并制造,芯片总面积为1.67mm2.测试结果表明:混频器工作频率从8GHz到40GHz,中频频率为2.5GHz时的转换增益为-0.2dB至4dB,其本振到中频端口和射频到中频端口间的隔离度均大于50dB.整个电路的直流功耗小于32mW.
与CMOS工艺兼容的皮拉尼传感器研究
皮拉尼传感器 CMOS 工艺 MEMS 微热板
2012/9/20
皮拉尼传感器广泛用于105Pa~10-1Pa的粗真空测量。本文在基于MEMS工艺的皮拉尼传感器的基础上研制了一款与标准CMOS工艺兼容的皮拉尼传感器。它采用钨微热板作为敏感元件，工作在恒电流模式下。该传感器利用0.5μm标准CMOS工艺加工，对10-1Pa~105Pa的气压有响应，尤其对1Pa to 100Pa气压具有线性响应。
视频：北京交通大学数字逻辑与系统第12讲 CMOS门电路。
0.18μm CMOS工艺下的新型ESD保护电路设计
静电放电 保护电路 反馈
2009/10/21
为了有效地保护0.18μm CMOS工艺下箝位器件的栅极,设计了一款新型的电源和地之间的静电保护电路．该电路在检测电路部分加了一个NMOS反馈器件，同时在检测电路的下一级使用了动态传输结构.反馈器件能够提高电路中各器件工作状态的转换速度，使得保护电路能够及时关闭，避免箝位器件栅极电流保持过长时间，保护了箝位器件的栅极．此外，该电路采用0.18μm CMOS工艺下的普通器件，节省了电路的成本．
Investigation of CMOS Varactors for High-GHz-Range Applications
Investigation CMOS Varactors High-GHz-Range Applications
2009/9/4
This paper explores a variety of different CMOS varactor structures for RF and MMICs. A typical 0.18μm CMOS foundry process was used as the study platform. The varactors' capacitance-voltage character...
0.8μm CMOS LDD器件可靠性实验和分析
亚微米LDD器件 模拟 可靠性
2009/9/1
针对实验中发现的亚微米LDD结构的特殊的衬底电流现象和退化现象,进行了二维器件数值模拟,解释了LDD器件退化的原因,最后提出了LDD器件的优化工艺条件。
高温CMOS数字集成电路的瞬态特性分析
CMOS数字集成电路 瞬态特性 高温CMOS
2009/9/1
本文分析了高温CMOS倒相器和门电路的瞬态特性,建立了它们的上升时间,下降时间和延迟时间的计算公式。根据本文分析的结果,高温CMOS倒相器和门电路瞬态特性变差的原因是由于MOST阈值电压和载流子迁移率降低,以及MOST漏端pn结反向泄漏电流增大的缘故。本文给出的计算结果能较好地解释实验现象。
CMOS差分电感和串联电感对的建模与分析
CMOS 差分电感 串联电感对 串扰
2009/8/31
该文分析了基于中芯国际0.18μm CMOS工艺的差分电感和串联电感对，提出了电感在射频CMOS差分电路中的应用原则。研究了串联电感对之间的串扰效应，并提出了能准确反映互感效应、衬底容性损耗效应以及线圈间容性耦合的完整串扰模型。最后，通过对一组变间距的电感对进行测量分析，验证了该模型的准确性和适用性。
基于负反馈箝位技术的高性能CMOS带隙基准源
带隙电压基准源 负反馈箝位 温度稳定性
2009/4/30
该文提出了一种结构简单的高性能带隙电压基准源。电路设计中采用负反馈箝位技术实现电压箝位,消除了运放自身失调效应的影响,简化了电路设计;输出部分采用调节型共源共栅结构,保证了高的电源抑制比(PSRR)。整个电路采用SMIC0.18μm标准CMOS工艺实现,并用HSPICE进行仿真,结果表明所设计的电路在-15～70℃范围内的温度系数为10.8ppm/℃,直流PSRR为74.7dB,在10Hz~1MH...
新型CMOS JK触发器
CMOS JK触发器 开关级设计
2009/4/17
该文以双反相器闩锁电路为基本存贮单元,采用开关级设计方法设计出一种新型的CMOS JK触发器。与传统设计相比,新设计具有较简单的结构、较少的元件以及较快的工作速度。
基于0.13 μm工艺的低电压CMOS场效应管输出电导
半导体技术 集成电路 CMOS场效应管
2009/3/5
对采用0.13 μm工艺(p13) 低电压工作条件下的CMOS模拟集成电路设计中场效应管的模型参数输出电导gd进行了研究，给出了设计公式。根据所研究的结果设计了一个两级运算放大器电路并进行了仿真。仿真结果与设计结果吻合得很好，证明了设计公式的有效性。