搜索结果: 106-120 共查到“知识库 集成电路技术”相关记录476条 . 查询时间(2.807 秒)
FPGA将逐渐取代ASIC和ASSP
FPGA ASIC ASSP
2009/8/5
可编程逻辑技术目前已经能与ASIC（专用集成电路）和ASSP（专用标准产品）争夺市场，并逐渐呈现出取代ASIC和ASSP的趋势，这极大程度上是因为FPGA技术的发展。FPGA产品在逻辑密度、性能和功能上有了极大的提高，同时器件成本也大幅下降。
辅助GPS接收机设计的系统级平台
GPS 系统建模与仿真 可编程片上系统
2009/8/5
提出GPS接收机集成设计与仿真平台的研制思想,进行GPS系统的建模、仿真和接收机设计验证的技术手段、开发模式及仿真设计流程,建立以数字中频信号为参考点的信号模型,并给出整体设计方案。
超低功耗电子电路系统设计原则
超低功耗设计 CMOS集成电路 静态功耗
2009/8/4
立足于CMOS集成电路的功耗分析,指出了超低功耗电子电路设计中必须遵循的几项原则,分别说明了硬件和软件设计中应该注意的几个问题。指出以新型超低功耗IC为基础的便携式仪表将面临一个快速发展的时期。
EDA技术在现代数字系统中的应用
EDA ASIC PLD
2009/8/4
介绍EDA技术在一个简单的数字系统设计中的具体应用过程，详细阐述了EDA技术的基本特征和发展趋势，揭示了其在现代数字系统中的重要地位及作用。
为了降低总线翻转率通常对总线进行编码。B-I编码是这些编码方法中比较简单实用的一种编码方法。但在连续传输时，它对翻转率降低不明显。该文对B-I编码加以改进，在编码前进行连续与非连续的判断。在连续传输时采用渐进零翻转编码，从而使得总线进行连续传输时翻转率接近为零。改进后的编码对同一段程序，相对于B-I编码翻转率进一步下降了28.7%，面积增加了18 225µm2。
前后端协同的时钟树设计方法
时钟树 平衡 协同设计
2009/7/30
提出一种新的高平衡、高可靠性的前端可控时钟树设计方法，解决时钟树需要在后端工具中多次反复以达到满足性能和功耗要求的问题。阐述了从前端优化和后端约束2个方面入手解决时钟树设计中经常会遇到的问题。在此基础上，将前后端方法结合起来完成时钟树设计。结果验证该方法可以减少大约20%的功耗，同时节省了设计时间，该方法可以广泛应用于基于时钟的同步数字电路设计中。
单电子隧穿结电路在图像轮廓检测中的应用
单电子晶体管 细胞神经网络 图像处理
2009/7/23
对细胞神经网络增强单电子电路的鲁棒性的机理进行了理论分析，构建了一种新型的基于细胞神经网络的单电子电路模型，并将其应用到图像检测方面，对单电子细胞神经网络在图像边缘检测方面的应用给出了实验结果。结果证明细胞神经网络是构建单电子电路的可靠网络，这为未来单电子电路鲁棒性的提高和其在图像处理方面的应用做了铺垫。
基于量子进化算法的层次型SOC测试结构优化
量子进化算法 测试结构 层次型SOC
2009/7/17
以减少系统芯片SOC测试时间为目标，研究了层次型SOC的多层次TAM优化问题。根据嵌入式IP核的分类，将层次型SOC测试结构优化转变成了平铺型SOC测试结构优化，并建立了基于量子进化算法的数学模型。通过对群体的观测，决定IP核在测试访问机制上的分配以及当前群体中的最佳个体，实现了包含TAM-ed且wrapped的嵌入式核的层次型SOC测试结构优化。针对国际标准片上系统芯片验证表明，与GA、ILP和...
基于AT89S52的奥运倒计时牌的设计
奥运倒计时牌 AT89S52
2009/7/14
介绍了一个基于AT89S52单片机的奥运倒计时牌的设计.系统采用AT89S52作为主控核心，串行实时时钟芯片DS1302完成计时功能.软件部分完成了对各个模块的控制、整合，实现奥运倒计时信息的显示、键盘对时钟的设置、时钟显示等功能.
门电路延时查找表的凸平滑算法
B样条 凸函数 平滑 半定规划
2009/7/14
门电路延时参数的查找表在电路逻辑综合及静态时序分析中均有重要应用。其精度及数学上的凸特性和平滑程度对电路最终的设计结果有较大的影响。基于绝大多数门电路延时模型的实际特性，提出了一种在给定查找表的基础上进行凸平滑的算法。该算法使用了计算机辅助几何设计中的张量积B样条技术，并通过调整样条系数使平滑后得到的延时模型为凸函数。为了使新延时模型的构造快速且准确，样条系数的求解过程被描述为一个半定规划问题，因...
一种低功耗色彩空间转换模块的FPGA实现
CSC 动态功耗 低功耗
2009/7/9
介绍了一种视频压缩系统中使用的色彩空间转换（从RGB到YCbCr）模块的FPGA实现。首先，使用FMC算法实现了色彩空间转换模块，并基于色彩空间转换模块在视频压缩系统中的应用特点提出了一种改进方式，在该方法中使用了少量的单元实现了面积优化和功耗优化。在低采样率的模式下可以减少30%的动态功耗。
一种高性能QAM解调器的设计与实现
VLSI实现 载波恢复 自适应均衡
2009/7/9
提出了一种适用于DVB-C标准的高性能QAM解调器。通过采用改进的解调算法并优化其VLSI实现结构，该设计在现场测试中不仅取得良好的性能并且节约了硬件资源。该解调器支持4/16/32/64/128/256QAM六种调制模式，符号率1～7 MSps范围内连续可调，具有高灵敏度以及可捕获最大达±700 kHz的载波频偏。实现结果表明该文设计的解调器非常适合于低成本的有线电缆系统。
一种基于积分投影的矢量量化器的设计与实现
矢量量化 积分投影 编码电路
2009/6/29
提出了一种积分投影和矢量量化（VQ）相结合的图像压缩算法，将图像的每一个4×4分块先进行积分投影，然后再与积分投影后的码书进行量化匹配，大大减少运算量和码书存储面积，而图像的质量只有轻微损失。实验结果表明，与普通VQ相比，本文算法的编码速度有很大幅度的提高，而解码图像的峰值信噪比（PSNR）平均仅降低0.25%，对于某些单纯背景的图像，解码后的质量比普通VQ还会有所增加，此算法有很大的应用前景。设...
基于多故障模型的并发测试生成方法
多故障模型 并发测试集 并发故障
2009/6/25
精简测试向量集是解决电路测试问题的一种行之有效的方法。针对故障电路,采用多故障模型方法可以简化有多个单故障的电路,且保持电路功能完整。论文在结构分析的基础上,利用多故障模型寻找故障集中的并发故障,建立并发关系图,并运用分团的思想对故障集中的并发故障进一步划分,以获得故障集的并发测试集。与传统的方法相比,并发测试生成将获得更加精简的测试向量集。
新颖的余数系统到二进制系统转换方法
数字运算 余数系统到二进制系统转换 余数系统 数值缩放 超大规模集成电路
2009/6/19
传统的余数系统(RNS)到二进制系统(R/B)转换电路中的大位宽操作削弱了RNS的并行特性。针对这一问题，提出了基于数值缩放(Scaling)的R/B转换算法和余数系统2k缩放并行实现的方法。同常见余数基R/B转换算法的比较分析结果表明，所提出的算法使R/B转换中的最大运算位宽限制在最大余数基位宽内，从而消除了R/B转换中可能带来的系统并行度损失；此外，该转换算法可实现有符号RNS到二进制补码系统...