搜索结果: 1-5 共查到“通信技术 VLSI”相关记录5条 . 查询时间(0.078 秒)
抗差分功耗分析和差分故障分析的AES算法VLSI设计与实现
抗差分功耗分析 差分故障分析 AES算法 VLSI设计
2009/8/28
提出了一种抗差分功耗分析和差分故障分析的AES算法硬件设计与实现方案，该设计主要采用了数据屏蔽和二维奇偶校验方法相结合的防御措施。在保证硬件安全性的前提下，采用将128位运算分成4次32位运算、模块复用、优化运算次序等方法降低了硬件实现成本，同时使用3级流水线结构提高了硬件实现的速度和吞吐率。基于以上技术设计的AES IP核不仅具有抗双重旁道攻击的能力，而且拥有合理的硬件成本和运算性能。
针对JPEG2000硬件实现中小波变换与编码之间占用大量存储的问题，该文提出一种基于码块的存储方案。通过对码块大小片内存储最大程度的复用以及对其高效简单的调度控制，从面积和功耗两方面减小了硬件实现的开销。在实现中，采用基于行的提升变换结构和比特平面并行的编码方式，提高了效率，确保整个过程的实时处理。实验结果表明：在实时编码要求下，对分辨率为512×512的图像分片进行四级9/7或者5/3小波分解，...
为了降低TD-SCDMA的终端成本,该文提出了一种基于块判决反馈的联合检测算法。与已有的联合检测算法相比,该算法以微小的性能损失为代价,极大地降低了计算复杂度,从而使得TD-SCDMA的联合检测协处理器面积小、功耗低、实现容易。在该算法的基础上,该文给出了终端联合检测协处理器的VLSI架构。在0.18μm的工艺下该协处理器只有16万门。
无线传感网低功耗Rake接收机VLSI设计与实现
无线传感网 Rake接收机 手指阵列
2009/4/21
针对近地无线信道变化多端的多径现象，该文提出了一种用于复杂信道环境下的低功耗无线传感网Rake接收机VLSI方案并在FPGA上实现。仿真和应用表明，该Rake接收机不仅具有良好的抗多径衰落性能，而且与常规Rake接收机相比，显著节省了VLSI资源并降低了功耗。
An Efficient VLSI Implementation for MC Interpolation of AVS Standard
VLSI Implementation MC Interpolation AVS Standard
2004/12/31
Advance Video Coding standard (AVS) [1] is the standard for compression and decompression in digital audio and video multimedia.The AVS Working Group was approved by the Science and Technology Departm...