搜索结果: 1-7 共查到“计算机应用 SoC”相关记录7条 . 查询时间(0.059 秒)
基于部分向量复用和变游程编码的二级SoC测试压缩
部分向量复用 变游程编码 重叠向量
2009/2/7
提出了一种适用于基于核的SoC测试数据压缩的新方法，先将不同待测核对应的测试集中的测试向量部分重叠起来，形成一个重叠向量，对这个重叠向量进行变游程编码，以进一步压缩测试向量。由于测试应用时间与重叠向量的长度成正比，而重叠向量的长度要远小于原始测试向量的长度总和，从而减少了测试时间。变游程编码最大化了压缩效率。实验结果表明，本方法在减少测试应用时间，提高数据压缩率方面的优势是显著的。
数字多媒体解码SOC芯片
数字 多媒体 解码 SOC芯片
2008/12/17
本项目成果是自主研发的多媒体处理系统级芯片，目前已实现产业化。该系列芯片可作为数字电视及机顶盒信源解码主芯片之用，已有IS1501、IS1521，及IS1561三个品种。可应用于数字有线（DVB-C）、数字卫星（DVB-S），及数字地面（DVB-T）等领域。芯片内的关键模块，主要包括：高速MPEG2音视频解码、32位RISC CPU（CK510）、视频后处理、视频编码（TV Encoder）、条件...
数字视频接口（DVI）是一种国际开放的接口标准，在PC、DVD、高清晰电视（HDTV）、高清晰投影仪等设备上有广泛的应用。力合微电子公司所开发的数字视频接口(DVI)发送器专用芯片IP完全符合DVI国际标准，在关键技术TMDS 编码器、图像加密器（HDCP）、330M高精度锁相环（PLL）、TMDS高速数据发射驱动器及ASIC实现等方面拥有自己的核心技术，在性能上达到国际先进水平。具体地讲，具有以...
中科SoC共享主存子系统性能的优化
SoC 访存延时 Open-Page 内存控制器 排队模型
2008/12/10
围绕降低中科SoC主设备访问共享内存子系统延迟的目标，从总线模型的角度分析了访存延迟的构成，通过在接口电路中设置操作队列以及在底层采用基于Open-Page的内存控制器等措施，降低了访存平均拒绝率，减少了访存的延迟；对主存子系统建立了M/M/1/N排队模型，用集成测试环境MMSITE分别对优化前后的子系统进行了测试。结果表明，访存延时、单位时间内读写数据总量以及单位时间内完成读写次数等主要性能指标...
一种用于数字视频媒体处理的SoC平台设计
片上系统平台设计 系统架构 数字媒体处理
2008/7/28
提出了一种HDTV解码器片上系统(SoC)平台的设计，可进行多种IP核的集成，如MIPs CPU、HDTV视频解码器、视频处理器、OSD及外围IP设备，这些IP核分别可通过一个独立的接口与平台相连接。通过对总线和存储器访问带宽的估计，可以进行有效的数据通路管理。无需改变平台的系统结构就可灵活地添加新的功能，因此该SoC架构适合广泛地应用于数字视频媒体处理。